MANUFACTURE OF SEMICONDUCTOR MEMBER AND SEMICONDUCTOR **MEMBER**

Publication number: JP10233352 (A)

Publication date: 1998-09-02

SAKAGUCHI KIYOBUMI; YAMAGATA KENJI; NISHIDA

AKIYUKI; YONEHARA TAKAO

Applicant(s): CANON KK

Classification:

Inventor(s):

 $\begin{array}{l} \textit{H01L31/04; H01L21/02; H01L21/20; H01L21/265; H01L27/12;} \\ \textit{H01L31/04; H01L21/02; H01L27/12; (IPC1-7): H01L21/02;} \end{array}$ - international:

H01L21/20; H01L21/265; H01L27/12; H01L31/04


- European:

Application number: JP19970346408 19971216

Priority number(s): JP19970346408 19971216; JP19960354342 19961218

Abstract of JP 10233352 (A)

PROBLEM TO BE SOLVED: To recycle part of a substrate carrying a porous semiconductor layer on its surface as the raw material of a semiconductor member by sticking a film to the semiconductor layer and removing the porous layer from the substrate by applying a force to the film in the direction in which the film can be removed from the substrate. SOLUTION: A porous Si layer 102 is formed on the main surface of a single- crystal Si substrate 101 and a flexible adhesive film 103 is stuck to the surface of the layer 102 or a flexible film is stuck to the surface of the layer 102 with an adhesive. Then the adhesive film 103 is separated form the substrate 101 by applying a force to the film 103 in the direction in which the film 103 can be removed from the substrate 101. Therefore, part of the substrate 101 can be recycled as the raw material of a semiconductor member.



Also published as:

] JP3962465 (B2)

Data supplied from the esp@cenet database — Worldwide

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-233352

(43)公開日 平成10年(1998)9月2日


(51) Int.Cl. ⁶	識別記号		FΙ			
H01L 21/02			H01L	21/02	В	
21/20			:	21/20		
21/265			;	27/12	В	
27/12			(:	21/265	Q	
31/04				31/04	Α	
		審査請求	未請求 請求	項の数78 ○	L (全 40 頁)	最終頁に続く
(21)出願番号	特願平 9-346408		(71)出願人	. 000001007		
				キヤノン様	未式会社	
(22)出願日	平成9年(1997)12月16日			東京都大田	I区 下丸子3丁E	30番2号
			(72)発明者	坂口 清文	ζ	
(31)優先権主張番号	特願平8-354342			東京都大田	国区下丸子3丁目	30番2号 キヤ
(32)優先日	平 8 (1996)12月18日			ノン株式会	≷社内	
(33)優先権主張国	日本(JP)		(72)発明者	山方 憲二	<u>.</u>	
				東京都大田	图下丸子3丁图	30番2号 キヤ
				ノン株式会	€社内	
			(72)発明者	西田 彰志	\$	
				東京都大田	国区下丸子3丁目	30番2号 キヤ
				ノン株式会	€社内	
			(74)代理人	、 弁理士 山	山下 穣平	
						最終頁に続く

(54) 【発明の名称】 半導体部材の製造方法および半導体部材

(57)【要約】

【課題】 基板の再利用を可能しつつ、基板割れを防止でき、容易な方法で半導体部材を得るのが困難。

【解決手段】 多孔質半導体層102を有して構成される基板101上にフィルム103を貼り付ける工程、フィルム103を基板101から剥がす方向の力をフィルム103に加えることにより基板101を多孔質層102において分離する工程、を有する。



【特許請求の範囲】

【請求項1】 多孔質半導体層を有して構成される基板上にフィルムを貼り付ける工程、前記フィルムを前記基板から剥がす方向の力を前記フィルムに加えることにより前記基板を前記多孔質層において分離する工程、を有することを特徴とする半導体部材の製造方法。

【請求項2】 前記フィルムは、樹脂性フィルムで構成される請求項1に記載の半導体部材の製造方法。

【請求項3】 前記フィルムは、導電性フィルムで構成される請求項1に記載の半導体部材の製造方法。

【請求項4】 前記フィルムは、粘着性のものである請求項1に記載の半導体部材の製造方法。

【請求項5】 前記フィルムを接着剤を介して前記基板 に貼り付ける請求項1に記載の半導体部材の製造方法。

【請求項6】 前記フィルムの厚さは、5ミクロン〜3 cmの範囲にある請求項1に記載の半導体部材の製造方法。

【請求項7】 前記フィルムの厚さは、10ミクロン~1cmの範囲にある請求項6に記載の半導体部材の製造方法。

【請求項8】 前記基板は、単結晶シリコン基板を部分的に多孔質化して構成される請求項1に記載の半導体部材の製造方法。

【請求項9】 前記多孔質化は、陽極化成によってなされる請求項8に記載の半導体部材の製造方法。

【請求項10】 前記分離後に前記基板側に残留する多 孔質層を除去して得られる基板に、多孔質半導体層を形 成し、前記基板として再度前記フィルムを貼り付ける請 求項1に記載の半導体部材の製造方法。

【請求項11】 請求項1~10のいずれかの請求項に 記載の製造方法で製造された半導体部材。

【請求項12】 多孔質半導体層と、非多孔質半導体層と、を有して構成される第1の基板上にフィルムを貼り付ける工程、及び前記フィルムを前記第1の基板から剥がす方向の力を前記フィルムに加えることにより前記非多孔質半導体層を前記多孔質層において前記第1の基板より分離する工程、を有することを特徴とする半導体部材の製造方法。

【請求項13】 前記フィルムは、樹脂性フィルムで構成される請求項12に記載の半導体部材の製造方法。

【請求項14】 前記フィルムは、導電性フィルムで構成される請求項12に記載の半導体部材の製造方法。

【請求項15】 前記フィルムは、粘着性のものである 請求項12に記載の半導体部材の製造方法。

【請求項16】 前記フィルムを接着剤を介して前記基板に貼り付ける請求項12に記載の半導体部材の製造方法。

【請求項17】 前記フィルムの厚さは、5ミクロン〜3cmの範囲にある請求項12に記載の半導体部材の製造方法。

【請求項18】 前記フィルムの厚さは、10ミクロン ~1cmの範囲にある請求項17に記載の半導体部材の 製造方法。

【請求項19】 前記第1の基板をシリコン基板を用いて構成する請求項12に記載の半導体部材の製造方法。

【請求項20】 前記シリコン基板に単結晶シリコン基板を用いる請求項19に記載の半導体部材の製造方法。

【請求項21】 前記第1の基板を前記単結晶シリコン 基板を部分的に多孔質化して前記多孔質半導体層を形成 し、該多孔質半導体層上に前記非多孔質半導体層を形成 して構成する請求項20に記載の半導体部材の製造方 法。

【請求項22】 前記非多孔質半導体層を、シリコンで 構成する請求項21に記載の半導体部材の製造方法。

【請求項23】 前記非多孔質半導体層を、化合物半導体で構成する請求項21に記載の半導体部材の製造方法。

【請求項24】 前記非多孔質半導体層を、エピタキシャル成長させる請求項21に記載の半導体部材の製造方法。

【請求項25】 前記第1の基板を、前記単結晶シリコン基板にイオン注入を行い、イオン注入表面の非多孔質性を維持しながら内部に多孔質層を形成して構成する請求項20に記載の半導体部材の製造方法。

【請求項26】 前記イオンは、希ガス、水素、窒素から選択される請求項25に記載の半導体部材の製造方法

【請求項27】 前記単結晶シリコン基板の表面に絶縁層を形成しておき、該絶縁層側から前記イオン注入を行う請求項25に記載の半導体部材の製造方法。

【請求項28】 前記多孔質化は、陽極化成によってなされる請求項12に記載の半導体部材の製造方法。

【請求項29】 前記陽極化成時に電流密度を変化させ、前記多孔質層の多孔度を変化させて、多層構造の多孔質層を形成する請求項28に記載の半導体部材の製造方法。

【請求項30】 太陽電池の製造方法に適用される請求 項12に記載の半導体部材の製造方法。

【請求項31】 シリコン基板を部分的に多孔質化して前記多孔質半導体層を形成し、該多孔質半導体層上に前記非多孔質半導体層を形成して、前記第1の基板を用意する工程、前記非多孔質半導体層の表面に前記フィルムを貼り付ける工程、前記フィルムを前記第1の基板から剥がす方向の力を前記フィルムに加えることにより前記非多孔質半導体層を前記第1の基板より分離する工程、を有する請求項30に記載の半導体部材の製造方法。

【請求項32】 前記分離工程の後、前記第1の基板側に残留する多孔質半導体層を除去して得られる基板を、前記第1の基板の原材料として再利用する請求項31に記載の半導体部材の製造方法。

【請求項33】 前記分離工程の後、前記フィルム側に 残留する多孔質半導体層を除去することで表出する前記 非多孔質半導体層上に半導体接合を形成する請求項31 に記載の半導体部材の製造方法。

【請求項34】 前記多孔質半導体層上に前記非多孔質 半導体層を形成する工程の際に半導体接合を形成する請 求項31に記載の半導体部材の製造方法。

【請求項35】 前記多孔質化の際に前記シリコン基板の表裏二面の多孔質化を行い、これに続く工程を該二面に行う請求項31に記載の半導体部材の製造方法。

【請求項36】 前記シリコン基板は、単結晶シリコンから成る請求項31に記載の半導体部材の製造方法。

【請求項37】 前記シリコン基板は、多結晶シリコンから成る請求項31に記載の半導体部材の製造方法。

【請求項38】 前記シリコン基板は、金属級シリコンから成る請求項31に記載の半導体部材の製造方法。

【請求項39】 前記非多孔質半導体層としてシリコンを用いる請求項31に記載の半導体部材の製造方法。

【請求項40】 前記非多孔質半導体層として化合物半 導体を用いる請求項31に記載の半導体部材の製造方 法.

【請求項41】 前記フィルムに耐熱性フィルムを用いる請求項31に記載の半導体部材の製造方法。

【請求項42】 前記耐熱性フィルムの耐熱性は、40 0℃以下である請求項41に記載の半導体部材の製造方 注

【請求項43】 前記耐熱性フィルムに高分子フィルムを用いる請求項31に記載の半導体部材の製造方法。

【請求項44】 前記フィルムを貼り付ける際、導電性ペーストを前記非多孔質半導体層と前記フィルムの間に配する請求項31に記載の半導体部材の製造方法。

【請求項45】 前記導電性ペーストを焼成する請求項44に記載の半導体部材の製造方法。

【請求項46】 請求項12~45のいずれかの請求項 に記載の製造方法で製造された半導体部材。

【請求項47】 多孔質半導体層と、非多孔質半導体層と、を有して構成される第1の基板上にフィルムを貼り付ける工程、前記フィルムを前記第1の基板から剥がす方向の力を前記フィルムに加えることにより前記非多孔質半導体層を前記多孔質層において前記第1の基板より分離する工程、及び分離された前記非多孔質半導体層を第2の基板に貼り合わせる工程、を有することを特徴とする半導体部材の製造方法。

【請求項48】 前記フィルムは、樹脂性フィルムで構成される請求項47に記載の半導体部材の製造方法。

【請求項49】 前記フィルムは、導電性フィルムで構成される請求項47に記載の半導体部材の製造方法。

【請求項50】 前記フィルムは、粘着性のものである 請求項47に記載の半導体部材の製造方法。

【請求項51】 前記フィルムを接着剤を介して前記基

板に貼り付ける請求項47に記載の半導体部材の製造方法。

【請求項52】 前記フィルムの厚さは、5ミクロン〜3cmの範囲にある請求項47に記載の半導体部材の製造方法。

【請求項53】 前記フィルムの厚さは、10ミクロン ~1cmの範囲にある請求項52に記載の半導体部材の 製造方法。

【請求項54】 前記第1の基板をシリコン基板を用いて構成する請求項47に記載の半導体部材の製造方法。

【請求項55】 前記シリコン基板に単結晶シリコン基板を用いる請求項54に記載の半導体部材の製造方法。

【請求項56】 前記第1の基板を前記単結晶シリコン 基板を部分的に多孔質化して前記多孔質半導体層を形成 し、該多孔質半導体層上に前記非多孔質半導体層を形成 して構成する請求項55に記載の半導体部材の製造方 法。

【請求項57】 前記非多孔質半導体層を、シリコンで構成する請求項56に記載の半導体部材の製造方法。

【請求項58】 前記非多孔質半導体層を、化合物半導体で構成する請求項56に記載の半導体部材の製造方法。

【請求項59】 前記非多孔質半導体層を、エピタキシャル成長させる請求項56に記載の半導体部材の製造方法。

【請求項60】 前記非多孔質半導体層表面に絶縁層を 形成し、前記フィルムを該絶縁層表面に貼り付ける請求 項56に記載の半導体部材の製造方法。

【請求項61】 前記第1の基板を、前記単結晶シリコン基板にイオン注入を行い、イオン注入表面の非多孔質性を維持しながら内部に多孔質層を形成して構成する請求項55に記載の半導体部材の製造方法。

【請求項62】 前記イオンは、希ガス、水素、窒素から選択される請求項61に記載の半導体部材の製造方法。

【請求項63】 前記単結晶シリコン基板の表面に絶縁層を形成しておき、該絶縁層側から前記イオン注入を行う請求項61に記載の半導体部材の製造方法。

【請求項64】 前記絶縁層に前記フィルムを貼り付ける請求項63に記載の半導体部材の製造方法。

【請求項65】 前記第2の基板としてシリコン基板を 使用する請求項47に記載の半導体部材の製造方法。

【請求項66】 前記第2の基板として表面に絶縁層を 形成したシリコン基板を使用する請求項65に記載の半 導体部材の製造方法。

【請求項67】 前記第2の基板として光透過性基板を 使用する請求項47に記載の半導体部材の製造方法。

【請求項68】 前記分離工程の後、分離された前記フィルム上の前記非多孔質半導体層を別の支持部材に貼り付け、該貼り付けた状態で前記第2の基板との貼り合わ

せ工程を行う請求項47に記載の半導体部材の製造方法。

【請求項69】 前記支持部材には、前記分離された前記フィルム上の前記非多孔質半導体層表面に残留する多孔質層を除去することで表出する前記非多孔質半導体層を貼り合わせる請求項68に記載の半導体部材の製造方法。

【請求項70】 前記支持部材には、前記分離された前記フィルム上の前記非多孔質半導体層表面に残留する多孔質層を貼り合わせる請求項68に記載の半導体部材の製造方法。

【請求項71】 前記非多孔質半導体層を前記第2の基板と貼り合わせた後、前記支持部材を除去する請求項6 8に記載の半導体部材の製造方法。

【請求項72】 前記非多孔質半導体層を前記第2の基板に貼り合わせる工程の後、前記フィルムを除去する請求項47に記載の半導体部材の製造方法。

【請求項73】 前記多孔質化は、陽極化成によってなされる請求項56に記載の半導体部材の製造方法。

【請求項74】 前記陽極化成時に電流密度を変化させ、前記多孔質層の多孔度を変化させて、多層構造の多孔質層を形成する請求項73に記載の半導体部材の製造方法。

【請求項75】 前記多孔質化の際に前記シリコン基板の表裏二面の多孔質化を行い、これに続く工程を該二面に行う請求項56に記載の半導体部材の製造方法。

【請求項76】 前記分離工程の後、前記第1の基板側に残留する多孔質半導体層を除去して得られる基板を、前記第1の基板の原材料として再利用する請求項47に記載の半導体部材の製造方法。

【請求項77】 前記分離工程の後、前記第1の基板側に残留する多孔質半導体層を除去して得られる基板を、前記第2の基板の原材料として再利用する請求項47に記載の半導体部材の製造方法。

【請求項78】 請求項47~77のいずれかの請求項 に記載の製造方法で製造された半導体部材。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体集積回路 や、太陽電池、半導体レーザー、発光ダイオード等の半 導体素子を形成する為の半導体部材の製造方法および半 導体部材に関し、特に基板を分離する工程を有する半導 体部材の製造方法および該製造方法を用いて製造された 半導体部材に関する。

[0002]

【従来の技術】半導体部材は、半導体ウエハー、半導体 基板、半導体装置等の名称で知られており、その半導体 領域を利用して半導体素子が形成されているものや、半 導体素子が形成される前の状態のものを含むものとす る。 【 0 0 0 3 】このような半導体部材のなかには、絶縁物 上に半導体層を有するものもある。

【0004】絶縁物上の単結晶Si半導体層の形成は、シリコン オン インシュレーター(SOI)技術として広く知られ、通常のSi集積回路を作製するバルクSi基板では到達しえない数々の優位点をSOI技術を利用したデバイスが有することから多くの研究が成されてきた。すなわち、SOI技術を利用することで、

- 1. 誘電体分離が容易で高集積化が可能、
- 2. 対放射線耐性に優れている、
- 3. 浮遊容量が低減され高速化が可能、
- 4. ウエル工程が省略できる、
- ラッチアップを防止できる、
- 6. 薄膜化による完全空乏型電界効果トランジスタが可能、

等の優位点が得られる。これらは例えば以下の文献に詳しい。Special Issue: "Single-crystal silicon on non-single-crystal insulators"; edited by G.W. Cullen, Journal of Crystal Growth, volume 63, no 3, pp429~59 0(1983)。

【0005】さらにここ数年においては、SOIが、MOSFETの高速化、低消費電力化を実現する基板として多くの報告がなされている(IEEE SOI conference 1994)。また、SOI構造を用いると素子の下部に絶縁層があるので、バルクSiウエハ上に素子を形成する場合と比べて、素子分離プロセスが単純化できる結果、デバイスプロセス工程が短縮される。すなわち、高性能化と合わせて、バルクSi上のMOSFET、ICに比べて、ウエハコスト、プロセスコストのトータルでの低価格化が期待されている。

【0006】なかでも完全空乏型MOSFETは駆動力の向上による高速化、低消費電力化が期待されている。MOSFETの関値電圧(Vth)は一般的にはチャネル部の不純物濃度により決定されるが、SOIを用いた完全空乏型(FD; Fully Depleted) MOSFETの場合には空乏層厚がSOIの膜厚の影響も受けることになる。したがって、大規模集積回路を歩留まりよくつくるためには、SOI膜厚の均一性が強く望まれていた。

【0007】また、化合物半導体上のデバイスはSiでは得られない高い性能、たとえば、高速、発光などを持っている。現在は、これらのデバイスはほとんどGaAs等の化合物半導体基板上にエピタキシャル成長をしてその中に作り込まれている。しかし、化合物半導体基板は、高価で、機械的強度が低く、大面積ウエハは作製が困難などの問題点がある。

【0008】このようなことから、安価で、機械的強度 も高く、大面積ウエハが作製できるSiウエハ上に、化 合物半導体をヘテロエピタキシャル成長させる試みがな されている。

【0009】SOI基板の形成に関する研究は1970

年代頃から盛んであった。初期には、絶縁物であるサファイア基板の上に単結晶Siをヘテロエピタキシャル成長する方法(SOS:Sapphire on Silicon)や、多孔質Siの酸化による誘電体分離によりSOI構造を形成する方法(FIPOS:Fully Isolation by PorousOxidized Silicon)、酸素イオン注入法がよく研究された。

【0010】FIPOS法は、P型Si単結晶基板表面にN型Si層をプロトンイオン注入、(イマイ他、J.Crystal Growth,vol 63,547(1983))、もしくは、エピタキシャル成長とパターニングによって島状に形成し、表面よりSi島を囲むようにHF溶液中の陽極化成法によりP型Si基板のみを多孔質化したのち、増速酸化によりN型Si島を誘電体分離する方法である。本方法では、分離されているSi領域は、デバイス工程のまえに決定されており、デバイス設計の自由度を制限する場合があるという問題点がある。

【OO11】酸素イオン注入法は、K.Izumiによって始 めて報告されたSIMOXと呼ばれる方法である。Si ウエハに酸素イオンを10¹⁷~10¹⁸/cm² 程度注入 したのち、アルゴン・酸素雰囲気中で1320℃程度の 高温でアニールする。その結果、イオン注入の投影飛程 (Rp) に相当する深さを中心に注入された酸素イオン がSiと結合して酸化Si層が形成される。その際、酸 化Si層の上部の酸素イオン注入によりアモルファス化 したSi層も再結晶化して、単結晶Si層となる。表面 のSi層中に含まれる欠陥は従来105/cm²と多か ったが、酸素の打ち込み量を $4 \times 10^{17} / \text{cm}^2$ 付近に することで、 $\sim 10^2 / cm^2$ まで低減することに成功 している。しかしながら、酸化Si層の膜質、表面Si 層の結晶性等を維持できるような注入エネルギー、注入 量の範囲が狭いために、表面Si層、埋め込み酸化Si 層(BOX:Burried Oxide)の膜厚は特定の値に制限 されていた。所望の膜厚の表面Si層を得るためには、 犠牲酸化、ないしは、エピタキシャル成長することが必 要であった。その場合、膜厚の分布には、これらプロセ スによる劣化分が重畳される結果、膜厚均一性が劣化す るという問題点がある。

【0012】また、SIMOXはパイプと呼ばれる酸化Siの形成不良領域が存在することが報告されている。この原因のひとつとしては、注入時のダスト等の異物が考えられている。パイプの存在する部分では活性層と支持基板の間のリークによりデバイス特性の劣化が生じてしまう。

【0013】SIMOXのイオン注入は前述の通り、通常の半導体プロセスで使用するイオン注入と比べ注入量が多いため、専用の装置が開発されてもなお、注入時間は長い。イオン注入は所定の電流量のイオンビームをラスタースキャンして、あるいは、ビームを拡げて行われるため、ウエハの大面積化に伴い、注入時間の増大が想

定される。また、大面積ウエハの高温熱処理では、ウエハ内の温度分布によるスリップの発生などの問題がよりシビアになることが指摘されている。SIMOXでは1320℃というSi半導体プロセスでは通常使用しない高温での熱処理が必須であることから、装置開発を含めて、この問題の重要性がさらに大きくなることが懸念されている。

【0014】また、上記のような従来のSOIの形成方法とは別に、近年、Si 単結晶基板を、熱酸化した別の Si 単結晶基板に、熱処理又は接着剤を用いて貼り合せ、SOI 構造を形成する方法が注目を浴びている。この方法は、デバイスのための活性層を均一に薄膜化する必要がある。すなわち、数百 μ mもの厚さのSi 単結晶基板を μ mオーダーかそれ以下に薄膜化する必要がある。この薄膜化には以下のように3種類の方法がある。

- (2).局所プラズマエッチングによる薄膜化
- (3). 選択エッチングによる薄膜化

【0015】(1). 研磨による薄膜化

(1)の研磨では均一に薄膜化することが困難である。 特にサブμmの薄膜化は、ばらつきが数十%にもなって しまい、この均一化は大きな問題となっている。さらに ウエハの大口径化が進めばその困難性は増すばかりであ る

【0016】(2)の方法は、あらかじめ(1)の方法で $1\sim3\mu$ m程度まで(1)の研磨による方法で薄膜化したのち、膜厚分布を全面で多点測定する。このあとこの膜厚分布にもとづいて、直径数mmのSF。などを用いたプラズマをスキャンさせることにより膜厚分布を補正しながらエッチングして、所望の膜厚まで薄膜化する。この方法では膜厚分布を $\pm10n$ m程度にできることが報告されている。しかし、プラズマエッチングの際に基板上に異物(パーティクル)があるとこの異物がエッチングマスクとなるために基板上に突起が形成されてしまっ

【0017】また、エッチング直後には表面が荒れているために、プラズマエッチング終了後にタッチポリッシングが必要であるが、ポリッシング量の制御は時間管理によって行われるので、最終膜厚の制御、および、ポリッシングによる膜厚分布の劣化が指摘されている。さらに研磨ではコロイダルシリカ等の研磨剤が直接に活性層になる表面を擦るので、研磨による破砕層の形成、加工歪みの導入も懸念されている。さらにウエハが大面積化された場合にはウエハ面積の増大に比例して、プラズマエッチング時間が増大するため、スループットの著しい低下も懸念される。

【0018】(3)の方法は、あらかじめ薄膜化する基板に選択エッチング可能な膜構成をつくり込んでおく方法である。例えば、P型基板上にボロンを 10^{19} /cm 以上の濃度に含んだ P^+ - Siの薄層とP型Siの薄層をエピタキシャル成長などの方法で積層し、第1の基

板とする。これを酸化膜等の絶縁層を介して、第2の基板と貼り合わせたのち、第1の基板の裏面を、研削、研磨で予め薄くしておく。その後、P型層の選択エッチングで、 P^+ 層を露出、さらに P^+ 層の選択エッチングで P型層を露出させ、SOI構造を完成させるものである。この方法はMaszaraの報告に詳しい(W.P.Maszara,J.Electrochem.Soc.,vol.138,341(1991))。

【0019】選択エッチングは均一な薄膜化に有効とされているが、

・せいぜい102と選択比が十分でない。

【0020】・エッチング後の表面性が悪いため、エッチング後にタッチポリッシュが必要となる。しかし、その結果、膜厚が減少するとともに、膜厚均一性も劣化しやすい。特にポリッシングは時間によって研磨量を管理するが、研磨速度のばらつきが大きいため、研磨量の制御が困難である。したがって、100nmというような極薄SOI層の形成において、特に問題となる。

【0021】・イオン注入、高濃度BドープSi層上の エピタキシャル成長あるいはヘテロエピタキシャル成長 を用いているためSOI層の結晶性が悪い。また、被貼 り合わせ面の表面性も通常のSiウエハより劣る。

等の問題点がある(C. Harendt, et. al., J. Elect. Mater. V ol. 20, 267(1991) H. Baumgart, et. al., Extended Abstract of ECS 1st International Symposium of Wafer Bonding, pp-733(1991) C. E. Hunt, Extended Abstract of ECS 1st International Symposium of Wafer Bonding, pp-696(1991))。また、選択エッチングの選択性はボロン等の不純物の濃度差とその深さ方向プロファイルの急峻性に大きく依存している。したがって、貼り合わせ強度を高めるための高温のボンディングアニールや結晶性を向上させるために高温のエピタキシャル成長を行ったりすると、不純物濃度の深さ方向分布が拡がり、エッチングの選択性が劣化してしまう。すなわち、エッチングの選択性の向上の結晶性は貼り合わせ強度の向上の両立は困難であった。

【0022】こうしたなか、本出願人は、先に特開平5 -21338号公報において、新規な半導体部材の製造 方法を提案した。当該公報に開示された方法は、次のと おりのものである。即ち、多孔質単結晶半導体領域上に 非多孔質単結晶半導体領域を配した部材を形成し、前記 非多孔質単結晶半導体領域の表面に、表面が絶縁性物質 で構成された部材の表面を貼り合わせた後、前記多孔質 単結晶半導体領域をエッチングにより除去することを特 徴とする半導体部材の製造方法である。

【0023】また、本発明の発明者である、米原らは膜厚均一性や結晶性に優れ、バッチ処理が可能な貼り合わせSOIを報告した($T.Yonehara\ et.al.,Appl.Phys.Lett.vol.64,2108(1994))。以下、この貼り合わせSOIの作製方法について図<math>17(a)\sim(c)$ を用いて説明する。

【0024】この方法では、Si基板901上の多孔質層902を選択エッチングを行う材料として用いる。多孔質層902の上に非多孔質単結晶Si層903をエピタキシャル成長した後、酸化Si層905を介して第2の基板904と貼り合わせる(図17(a))。第1の基板を裏面より研削等の方法で薄層化し、基板全面において多孔質Siを露出させる(図17(b))。露出させた多孔質SiはKOH、HF+H2O2などの選択エッチング液によりエッチングして除去する(図17

(c))。このとき、多孔質SiのバルクSi(非多孔質単結晶Si)に対するエッチングの選択比を10万倍と十分に高くできるので、あらかじめ多孔質上に成長した非多孔質単結晶Si層を膜厚を殆ど減じることなく、第2の基板の上に移設(transfer)し、SOI基板を形成することができる。したがって、SOIの膜厚均一性はエピタキシャル成長時にほぼ決定づけられる。エピタキシャル成長は通常半導体プロセスで使用されるCVD装置が使用できるので、佐藤らの報告(SSDM95)によれば、その均一性は例えば $100nm\pm2\%$ 以内が実現されている。また、エピタキシャルSi層の結晶性も良好で3.5× 10^2 / cm^2 が報告された。

【0025】従来の方法ではエッチング選択性は不純物 濃度の差とその深さ方向のプロファイルによっていたため、濃度分布を拡げてしまう熱処理の温度(貼り合わせ、エピタキシャル成長、酸化等)は概ね800℃以下と大きく制約されていた。一方、この方法におけるエッチングは多孔質とバルクという構造の差がエッチングの速度を決めているため、熱処理温度の制約は小さく、1180℃程度の熱処理が可能であることが報告されている。例えば貼り合わせ後の熱処理は、ウエハ同士の接着強度を高め、貼り合わせ界面に生じる空隙(void)の数、大きさを減少させることが知られている。また、斯様な構造差にもとづくエッチングでは多孔質Si上に付着したパーティクルがあっても、膜厚均一性に影響を及ぼさない。

【 O O 2 6 】しかしながら、貼り合わせを用いた半導体基板は、必ず2枚のウエハを必要とし、そのうち1枚はほとんど大部分が研磨・エッチング等により無駄に除去され捨てられており、限りある地球の資源が無駄となっている。したがって、貼り合わせによるSOIにおいては、その制御性、均一性の他、低コスト化、経済性の向上が望まれているところである。

【0027】即ち、品質が十分なSOI基板を再現性よく作製するとともに、同時にウエハの再使用等による省資源、コストダウンを実現する方法が望まれていた。

【0028】こうしたなか、本出願人は、先に2板の基板を貼り合わせた後、貼り合わされた基板を多孔質層において分離し、分離後の一方の基板から残留多孔質を除去して、この基板を再利用する半導体基板の製造方法を特開平7-302889号公報で提案した。

【0029】当該公報に開示された方法の1例を以下に 図 $18(a) \sim (c)$ を用いて説明する。

【0030】第1のSi基板1001の表面層を多孔質化して多孔質層1002を形成したのち、その上に単結晶Si層1003を形成し、この単結晶Si層と第1のSi基体とは別の第2のSi基板1004の主面とを絶縁層1005を介して貼り合わせる(図18(a))。この後、多孔質層で貼り合わせたウエハを分割し(図18(b))、第2のSi基体側の表面に露出した多孔質Si層を選択的に除去することにより、SOI基板を形成する(図18(c))。第1のSi基板1001は、残留した多孔質層を除去して再利用することができる。

【0031】特開平7-302889号公報に開示された発明は、多孔質シリコン層の構造が、非多孔質シリコンに比べて脆弱である点を利用して基板を分離するものであり、一度半導体基板の作製工程に使用した基板を再度、半導体基板の作製工程に利用できるので半導体基板の低コスト化を図るうえで非常に有用なものである。

【0032】これとは、別に、特開平8-213645号公報には、多孔質シリコン層上に太陽電池の光電変換部を構成する半導体層を形成した後、該半導体層を多孔質層から分離することが開示されており、やはり、ここでも多孔質シリコン層が形成されていた基板を再利用することが示されている。

【0033】特開平8-213645号公報に示された方法においては、半導体層を、接着剤を介して剛体である治具と貼り合わせる一方、多孔質シリコン層が形成されたシリコン基板を別の治具(剛体)と貼り合わせた後、治具を互いに反対方向に引っ張ることにより、半導体層を多孔質層から分離している。この方法では、剛体同士を分離するためウエハの全面を一気に剥がす力が必要となる。したがって、ウエハの大口径化が進めば、その二乗に比例した外力をかけなければならない。

【0034】更にフレキシビリティがなく力の制御が難しいことから、思うとおりの領域ではなかなか分割できない。

【0035】ところで、太陽電池はコスト的要請から低価格基板上に素子を形成できることが望まれる。一方、太陽電池を構成する半導体としては一般にシリコンが用いられる。中でも、光エネルギーを起電力に変換する効率すなわち光電変換効率の観点からは、単結晶シリコンが最も優れている。しかし、大面積化および低コスト化の観点からは、アモルファスシリコンが有利とされている。また、近年においては、アモルファスシリコンなみの低コストと単結晶なみの高エネルギー変換効率とを得る目的で、多結晶シリコンの使用が検討されている。

【0036】ところが、このような単結晶や多結晶シリコンにおいて従来提案されている方法は塊状の結晶をスライスして板状の基板とするため、その厚さを0.3mm以下にすることは困難であった。従って、基板は、光

量を十分に吸収するのに必要以上の厚さを有するため、材料の有効利用が十分ではなかった。即ち、低価格化を図るためにはさらなる薄型化が必要である。最近では溶融したシリコンの液滴を鋳型に流し込むスピン法によりシリコンシートを形成する方法が提案されているが、厚さは最低でも $0.1mm\sim0.2mm$ 程度となり結晶シリコンとして光吸収に必要十分な膜厚($20\mum\sim50\mum$)に比べまだ薄型が十分ではない。

【 O O 3 7 】そこで、いっそのこと単結晶シリコン基板上に成長した薄膜のエピタキシャル層を基板から分離(剥離)して太陽電池に用いることで高エネルギー変換効率と低コスト化を達成する試みが提案されている(Milnes, A. G. and Feucht, D. L., "Peeled Film Technology Solar Cells", IEEE Photovoltaic Specialist Conference, p. 338, 1975)。

【0038】しかしながらこの方法では基板となる単結晶シリコンと成長エピタキシャル層との間にSiGeの中間層を挿入させてヘテロエピタキシャル成長させた上に、さらにこの中間層を選択的に溶融させて成長層を剥がす必要がある。一般的にヘテロエピタキシャル成長させた場合、格子定数が異なるため成長界面で欠陥が誘起されやすい。また異種材料を用いるという点でプロセス・コスト的に有利であると言えない。

【0039】また、米国特許第4,816,420号に開示されている方法、すなわち、マスク材を介して結晶基板上に選択的エピタキシャル成長および横方向成長法によりシート状の結晶を形成した後基板より分離することを特徴とする太陽電池の製造方法により、薄型の結晶太陽電池が得られることが示された。

【0040】しかし、この方法においてマスク材に設けられる開口部はライン状であり、このラインシードより選択的エピタキシャル成長および横方向成長を用いて成長させたシート状の結晶を分離するには結晶のへき開を利用して機械的に剥がすためにラインシードの形状がある程度の大きさ以上では基板との接地面積が多くなるので剥がす途中でシート状結晶を破損してしまうことになる。特に太陽電池の大面積化を図る場合、どんなにライン幅を狭くしても(実際的には1μm前後)ライン長が数mm〜数cmあるいはそれ以上の大きさになると上述の方法は実際上困難となる。

【0041】このような点を鑑み、本出願人は、シリコンウエハ表面に陽極化成により多孔質シリコン層を形成した後剥離し、剥離した多孔質層を金属基板上に固着させて多孔質層上にエピタキシャル層を形成し、これを用いて良好な特性を示す薄膜結晶太陽電池が得られる太陽電池の製造方法を特開平6-45622 号公報に開示した。

【0042】しかし、この方法においても金属基板が高温プロセスに曝されるため、エピタキシャル層内に不純物が混入する可能性もあり、必ずしも完全なものではない。一方、このような多孔質層とは異なるものの、実質

的に似たような機能を果たすものとしてバブル層(bubb 1e) を用いた分離技術が特開平5-211128号公報 に開示されている。この公報に開示されているのは、シ リコン基板中にイオン注入によりバブル層を作り、該バ ブル層に熱処理による結晶再配列と気泡の凝集とを生じ させて、シリコン基板の最表面側の領域(この公報では 「薄い半導体材料フィルム」と呼ばれている)を、バブ ル層を境にして剥がす方法である。

【0043】ここでいう薄い半導体材料フィルムとは、 要するにバルクSi最表面の注入イオンが存在しない か、存在量が極めて少ない領域のことである。

【0044】しかし、この方法の場合、結晶再配列と気 泡の凝集とが効果的に起こる温度で行われる必要があ り、イオン注入条件の確立と熱処理の最適化が容易では ない。

【0045】本発明の目的は、基板を分離する工程を有 する半導体部材の製造方法であって、該基板の1部を該 半導体部材の原材料として再利用し得る半導体部材の製 造方法を提供することにある。

[0046]

【課題を解決するための手段】本発明の半導体部材の製 造方法は、多孔質半導体層を有して構成される基板上に フィルムを貼り付ける工程、前記フィルムを前記基板か ら剥がす方向の力を前記フィルムに加えることにより前 記基板を前記多孔質層において分離する工程、を有する ことを特徴とする。

【0047】また本発明の半導体部材の製造方法は、多 孔質半導体層と、非多孔質半導体層と、を有して構成さ れる第1の基板上にフィルムを貼り付ける工程、及び前 記フィルムを前記第1の基板から剥がす方向の力を前記 フィルムに加えることにより前記非多孔質半導体層を前 記多孔質層において前記第1の基板より分離する工程、 を有することを特徴とする。

【0048】また本発明の半導体部材の製造方法は、多 孔質半導体層と、非多孔質半導体層と、を有して構成さ れる第1の基板上にフィルムを貼り付ける工程、前記フ ィルムを前記第1の基板から剥がす方向の力を前記フィ ルムに加えることにより前記非多孔質半導体層を前記多 **孔質層において前記第1の基板より分離する工程、及び** 分離された前記非多孔質半導体層を第2の基板に貼り合 わせる工程、を有することを特徴とする。

【0049】本発明においては、非多孔質半導体層を分 離した第1の基板に残留する多孔質層を除去することに より得られる基板を、再度第1の基板の原材料として利 用することができる。この基板の再利用については、多 孔質半導体層を有して構成される基板について、多孔質 層を基板から分離する熊様の場合にも、同様に、残留す る多孔質層を除去することにより得られる基板を、再度 基板の原材料として利用することができる。

【0050】本発明の半導体部材の製造方法において

は、多孔質半導体層の有する脆弱性を利用して基板を分 離する。更に本発明においては、フィルムを基板に貼り つけ、フィルムを基板から剥がす方向の力をフィルムに 加えることにより、基板を多孔質層において分離する。 この場合、フィルムを基板のエッジから徐々に引き剥が すと、引き剥がす力が、フィルムの引き剥がし部先端に 中心的にかかるため基板の分離が容易なものとなる。

【0051】従来のウエハ同士を貼り合わせたものを単 純に機械的に分離する手法においては、ウエハが割れて しまうことがあったが、本発明の方法では、ウエハ割れ はほとんど皆無となる。

【0052】また本発明によれば、単に多孔質層の脆弱 性を利用して分離を行うため、熱処理による気泡の凝集 等の複雑な物理現象を考慮に入れ最適化する必要はな く、いたって単純な方法でかつ効果的な方法で基板を分 割することが可能になる。

【0053】また、本発明によれば、基板を分離して、 フィルム上に前記基板を構成した一部の層を移設(tran sfer)できるため、種々の用途に適用した応用が可能と なる。

【0054】本発明の半導体部材の製造方法によれば、 基板を再生して繰り返し使用することで材料の有効利用 化が図られ、その結果、安価なSOI基板、太陽電池等 の半導体部材を提供することができる。

【0055】

【発明の実施の形態】以下、本発明の好適な実施態様例 について述べるが、本発明はこれらの実施態様例に限定 されるものではなく、本発明の目的が達成されるもので あれば良い。

【0056】[多孔質半導体層]多孔質半導体層として は、シリコン(Si)を用いたものが好適に使用され

【0057】多孔質SiはUhlir等によって1956年に半 導体の電解研磨の研究過程において発見された (A.Uhli r,Bell Syst.Tech.J.,vol.35,333(1956))。多孔質Si はSi基板をHF溶液中で陽極化成(Anodization)す ることにより形成することができる。ウナガミ等は陽極 化成におけるSiの溶解反応を研究し、HF溶液中のS iの陽極反応には正孔が必要であり、その反応は、次の ようであると報告している (T.ウナガミ、J.Electroche m. Soc., vol. 127, 476(1980)).

[0058] Si+2HF+ (2-n) e⁺ \rightarrow SiF₂ $+2H^{+}+ne^{-}$

 $SiF_2 + 2HF \rightarrow SiF_4 + H_2$

 $SiF_4 + 2HF \rightarrow H_2 SiF_6$

 $Si + 4HF + (4 - \lambda) e^+ \rightarrow SiF_4 + 4H^+ + \lambda$

 $SiF_4 + 2HF \rightarrow H_2 SiF_6$

ここで、e+ およびe- はそれぞれ正孔と電子を表して

いる。また、nおよび λ はそれぞれSi 1 原子が溶解するために必要な正孔の数であり、n>2または $\lambda>4$ となる条件が満たされた場合に多孔質Si が形成されるとしている。

【0059】以上のことからすると正孔の存在するP型Siは多孔質化され、N型Siは多孔質化されないということになるが、条件を変えることでN型Siも多孔質化できる。

【0060】本発明においては、単結晶性を有する多孔質Siは、単結晶Si基板を例えばHF溶液中で陽極化成(Anodization)することにより形成することができる。多孔質層は $10^{-1}\sim10$ nm程度の直径の孔が $10^{-1}\sim10$ nm程度の間隔で並んだスポンジのような構造をしている。その密度は、単結晶Siの密度2.33g/cm³に比べて、HF溶液濃度を $50\sim20$ %に変化させたり、電流密度を変化させることで2.1 ~0 .6g/cm³の範囲に変化させることができる。すなわち、Porosityを可変することが可能である。このように多孔質Siの密度は単結晶Siに比べると、半分以下にできるにもかかわらず、単結晶性は維持されており、多孔質層の上部へ単結晶Si層をエピタキシャル成長させることも可能である。

【0061】また、多孔質層はその内部に大量の空隙が 形成されている為に、密度が半分以下に減少する。その 結果、体積に比べて表面積が飛躍的に増大するため、そ の化学エッチング速度は、通常の単結晶層のエッチング 速度に比べて、著しく増速される。

【0062】多孔質Siの機械的強度はporosityにより 異なるが、バルクSiよりも弱いと考えられる。たとえ ば、porosityが50%であれば機械的強度はバルクの半 分と考えて良い。すなわち、貼り合わせウエハに圧縮、 引っ張りあるいは剪断力をかけると、まず多孔質Si層 が破壊されることになる。また、porosityを増加させれ ばより弱い力で多孔質層を破壊できる。

【0063】本発明においては、多孔質層を陽極化成時の電流密度を変化させて、多孔度(porosity)の異なる多層構造を有するものとすることができる。また、Si基板の一つの面に高濃度不純物層を形成しておき、この面から陽極化成を行うことで、高濃度不純物層の層厚よりも厚い多孔質層を形成することもできる。

【0064】バルクSi中にヘリウムや水素をイオン注入し、熱処理を加えると注入された領域に直径数 n m~数十 n mの微小な空洞 (micro-cavity) が~10¹⁶⁻¹⁷/c m³もの密度で形成されることが報告されている(例えば、A.Van Veen, C.C. Griffioen, and J.H. Evans, Mat. Res. Soc. Symp. Proc. 107(1988, Material Res. Soc. Pittsburgh, Pennsylvania) p. 449.)。最近はこれら微小空洞群を金属不純物のゲッタリングサイトとして利用することが研究されている。

【0065】V.RaineriとS.U.Campisanoは、バルクSi

中にヘリウムイオンを注入、熱処理して形成された空洞群を形成した後、基板に溝を形成して空洞群の側面を露出し酸化処理を施した。その結果、空洞群は選択的に酸化されて埋め込み酸化Si層を形成した。すなわち、SOI構造を形成できることを報告した(V.Raineri, and S.U. Campisano, Appl. Phys. Lett. 66(1995) p. 3654)。しかしながら、彼らの方法では表面Si層と埋め込み酸化Si層の厚みは空洞群の形成と酸化時の体積膨張により導入されるストレスの緩和の両方を両立させる点に限定されている上に選択酸化のために溝の形成が必要であり、基板全面にSOI構造を形成することができなかった。本発明の多孔質半導体層は、このような微小な空洞(micro-cavity, micro-bubble)を有する層をも包含するものとする。

【0066】[フィルム]本発明において用いられるフィルムとしては、ポリイミド系等の樹脂性の粘着フィルム、樹脂性導電性フィルム、金属導電性フィルム、光、電子線、熱等で粘着力が変化するフィルム、あるいは、アルミ箔含有ガラスクロスフィルム等を挙げることができるが、これらに特に限定されるものではない。

【0067】具体的なものとしては、デュポン社 (Dupont) 製テフゼルフィルム、スコッチ社製アルミ箔ガラスクロステープ (No. 363)、耐熱アルミ箔テープ (No. 433)、日東電工 (株) 製剥離テープ (No. 3200A、No. 31RH、BT-315) 等を挙げることができる。

【0068】また、フィルムを基体に貼り付けるに際し、例えば粘着力が不足している場合には、接着剤を用いてフィルムを貼り付けることもできる。接着剤としては、例えばエポキシ系等の樹脂系の接着剤、ワックス、SOG (spin on glass)等を採用することもできるし、導電性ペーストの樹脂成分を加熱して飛ばして、接着剤に代替させることもできる。

【0069】本発明のフィルムの厚さは、使用するフィルムの材質、特性に応じて適宜選択されるが、好ましくは5 μ m \sim 3cm、より好ましくは、10 μ m \sim 1cmの範囲で選択するのが良い。

【0070】[非多孔質半導体層]本発明において非多 孔質半導体層としては、好適には、単結晶Si、多結晶 Si、非晶質Siの他、GaAs、InP、GaAs P、GaAlAs、InAs、AlGaSb、InGa As、ZnS、CdSe、CdTe、SiGe等の化合 物半導体等を用いることができる。そして非多孔質半導 体層は、FET (Field Effect Transistor)等の半導体 素子を既に作り込んだものであっても良い。

【0071】[第1の基板]第1の基体は、シリコン基板中に形成された多孔質シリコン層上に、上述の非多孔質半導体層を形成するか、もしくは、非多孔質半導体層が設けられたシリコン基板中に部分的に多孔質シリコン層を形成することにより構成できる。

【0072】更に、第1の基体は、マイクロバブル(Mic ro-bubble)を生じさせるイオン注入層が内部に形成されたシリコン基板上に非多孔質半導体層を形成した基板は、勿論のこと、この非多孔質半導体層上に窒化膜や酸化膜等の絶縁膜を形成したもの、あるいは、シリコン基板上にエピタキシャル半導体層及び絶縁層を形成した後、シリコン基板にイオン注入してイオン注入層を形成した基板、更には、シリコン基板上に形成された非多孔質半導体層中にイオン注入層を形成したもの等を包含する。

【0073】本発明において多孔質層上のシリコン層の形成に使用されるエピタキシャル成長法には熱CVD法、LPCVD法、スパッタ法、プラズマCVD法、光CVD法または液相成長法等がある。例えば、熱CVD法、LPCVD法、プラズマCVD法または光CVD法等の気相成長法の場合に使用される原料ガスとしては、 $SiH_2Cl_2SiCl_4SiH_2Fl_2Si_2Fl_6$ 等のシラン類およびハロゲン化シラン類が代表的なものとして挙げられる。

【0074】またキャリアガスとしてあるいは結晶成長を促進させる還元雰囲気を得る目的で前記の原料ガスに加えて水素(H_2)が添加される。前記原料ガスと水素との量の割合は形成方法および原料ガスの種類さらに形成条件により適宜所望に従って決められるが、好ましくは1:10以上1:1000以下(導入流量比)が適当であり、より好ましくは1:20以上1:800以下とするのが望ましい。

【0075】液相成長を用いる場合にはH₂ あるいはN₂ 雰囲気中でGa、In、Sb、Bi、Sn等の溶媒中にシリコンを溶解させて溶媒を徐冷あるいは溶媒中に温度差をつけることによりエピタキシャル成長を行う。

【0076】また多孔質層上に化合物半導体層を形成する場合にはMOCVD法、MBE法、液相成長法等が用いられる。これらの結晶成長法に使用される原料としては形成する化合物半導体の種類と各成長法によって適宜決められるが、例えばGaAsを形成する場合には、MOCVD法では、 $Ga(CH_3)_3$ 、 AsH_3 、 $AI(CH_3)_3$ 等が使用され、また液相成長では溶媒をGaEしてこれにAsまたはAsおよびAIを溶かし込んで成長を行う。

【0077】また本発明で使用されるエピタキシャル成長法における温度および圧力としては、形成方法および使用する原料(ガス)の種類等によって異なるが、温度については例えば通常の熱CVD法でシリコンを成長する場合は概ね800℃以上1250℃以下が適当であり、より好ましくは850℃以上1200℃以下に制御されるのが望ましい。液相成長法の場合には溶媒の種類によるが溶媒にSn、Inを用いてシリコンを成長する場合には600℃以上1050℃以下に制御されるのが

望ましい。溶媒にGae用いてGaeAse成長する場合には650 C以上850 C以下に制御されるのが望ましい。またMOCVD法によりGaeAse成長する場合には650 C以上900 C以下に制御されるのが望ましい。プラズマCVD法等の低温プロセスでは概ね200 C以上600 C以下が適当であり、より好ましくは200 C以上500 C以下に制御されるのが望ましい。

【0078】同様に圧力についてはMBE法以外は概ね 10^{-2} Torr~760Torrが適当であり、より好ましくは 10^{-1} Torr~760Torrの範囲が望ましい。MBE法を用いる場合には排圧として 10^{-5} Torr以下が適当であり、より好ましくは 10^{-6} Torr以下が望ましい。

【0079】[第2の基板] 非多孔質半導体層が移設(transfer)される第2の基体としては、例えば単結晶シリコン基板のような半導体基板、半導体基板表面に酸化膜(熱酸化膜を含む)や窒化膜等の絶縁膜を設けたもの、石英基板(Silica glass)やガラス基板のような光透過性基板、シート状の樹脂あるいは、金属基板、アルミナ等の絶縁性基板などがあげられる。このような第2の基体は、半導体部材の用途に応じて適宜選択される。

【0080】[非多孔質半導体層と第2の基板の貼り合わせ]本発明においては、上述のフィルム上の非多孔質半導体層を、上述の第2の基板と、貼り合わせ(非多孔質半導体層が内側に位置するように)て、多層構造体を得る。本発明において、非多孔質半導体層が内側に位置する多層構造体とは、第1の基板から分離されたフィルム上の非多孔質半導体層が直接第2の基体に貼り合わされた構造体は勿論のこと、非多孔質半導体層の表面に形成された酸化膜や窒化膜等の絶縁膜、あるいはこれ以外の膜等が第2の基体に貼り合わされた構造体をも包含する。即ち、非多孔質半導体層が、フィルムあるいは支持部材に比べて多層構造体の内側に位置する構造体を非多孔質半導体層が内側に位置する多層構造体という。

【0081】具体的な貼り合わせは、非多孔質半導体層と第2の基板の貼り合わせ面を平坦なものとしておくことにより、両者を例えば室温で密着させることにより行うことができる。この他、貼り合わせ強度を増すために、陽極接合、加圧、熱処理等を施すこともできる。

【0082】[多孔質層の除去]第1の基体と第2の基体を貼り合わせて得られる多層構造体を多孔質Si層において分離した後、分離された基体に残留する多孔質Si層は、該多孔質Si層の機械的強度が低いことと、表面積が非常に大きいことを利用して、選択的に除去することができる。選択的な除去方法としては、研削や研磨を用いた機械的な方法の他、エッチング液を用いた化学エッチングやイオンエッチング(例えば反応性イオンエッチング)等の方法を採用することができる。

【0083】多孔質Si層をエッチング液を用いて選択 エッチングする場合、エッチング液としては、49%弗 酸と30%過酸化水素水との混合液に限らず、弗酸,弗酸にアルコールを添加した混合液,弗酸にアルコールおよび過酸化水素水を添加した混合液、バッファード弗酸,バッファード弗酸にアルコールを添加した混合液,バッファード弗酸に過酸化水素水を添加した混合液,バッファード弗酸に一ルカよび過酸化水素水を添加した混合液、あるいは弗酸・硝酸・酢酸の混合液のようなものを採用することができる。多孔質層を選択除去した後、非多孔質半導体層が移設されて得られた半導体部材を水素を含む雰囲気下で熱処理することにより、非多孔質半導体層の平坦性を増すことができる。

【0084】以下、図面を参照しながら、本発明の実施の形態を具体的に説明する。

【0085】[実施形態例1]本実施形態の半導体部材の製造方法は、基板の少なくとも主面側に多孔質層を形成する工程、該多孔質層表面上にフィルムを貼り付ける工程、該多孔質層において基板側とフィルム側に分離する工程、を有する。以下図1を用いて説明する。

【0086】まず、第1のSi単結晶基板101を用意して、主表面層に多孔質Si層102を形成する(図1(a))。多孔質Si表面にフレキシブルな粘着性フィルム103、あるいは接着剤を介してフレキシブルなフィルムを貼り付ける(図1(b))。なお、導電性ペーストを用いて貼り付けることも勿論可能である。この点は後述する実施形態例についても同様である。その後、フレキシブルなフィルムを第1のSi単結晶基板101から剥がして(図1(c))、多孔質Si層を境に基板側とフィルム側に分離する。こうして、多孔質Si薄膜を基板101から分離することができる(図1

(d))。このようにして得られたフィルム103上の 多孔質Si層102は、発光素子、ガス吸着センサー等 に応用可能である。

【0087】Si単結晶基板101は残留多孔質Siを除去して、Si単結晶基板として再使用できる。表面平坦性が許容できないほど荒れている場合には表面平坦化を行った後、Si単結晶基板として再使用できる。

【0088】 [実施形態例2] ここでは第1の基体の少なくとも主面側に多孔質層を形成する工程、該多孔質層上に非多孔質層を形成する工程、該非多孔質層表面上にフィルムを貼り付ける工程、該多孔質層において、非多孔質層を第1の基板よりフィルム側に分離する工程、を有する。以下図2を用いて説明する。

【0089】まず、第1のSi単結晶基板201を用意して、主表面層に多孔質Si層202を形成する(図2(a))。多孔質Si表面に非多孔質層203を形成する(図2(b))。非多孔質層表面にフレキシブルな粘着性フィルム204、あるいは接着剤を介してフレキシブルなフィルムを貼り付ける(図2(c))。その後、フレキシブルなフィルムを第1のSi単結晶基板201から剥がす方向に力を加えると(図2(d))、多孔質

Si層を境に第1の基板側より非多孔質層及び多孔質Si層をフィルム側に分離することができる。こうして、 多孔質Si/非多孔質層は基板201から分離される (図2(e))。分離された多孔質Si/非多孔質層 は、発光素子、センサー等に応用可能である。

【0090】第1のSi単結晶基板201は残留多孔質 Siを除去して、第1のSi単結晶基板として再使用で きる。表面平坦性が許容できないほど荒れている場合に は表面平坦化を行った後、第1のSi単結晶基板として 再使用できる。

【0091】[実施形態例3]ここでは、第1の基体の少なくとも主面側に表面は非多孔質を保持した状態で内部に多孔質層を形成する工程、該非多孔質な第1基体の表面上にフィルムを貼り付ける工程、該多孔質層を境に第1の基板側とフィルム側に分離する工程、を有する。以下図3を用いて説明する。

【0092】まず、第1のSi単結晶基板301を用意 して、主表面層側からイオン注入により内部に多孔質状 のイオン注入層302を形成する(図3(a))。第1 の基板は、前もって表面に非多孔質層を形成したものを 用いてもよい。すなわち、基板上に前もって非多孔質材 料を堆積すること等も可能である。また、非多孔質層は イオン注入後さらに形成してもよい。イオン注入に先立 ち、主表面層にSiO₂等の保護膜を形成しておいた方 が表面荒れを予防するという点から好ましい。第1のS i 基板の主表面にフレキシブルな粘着性フィルム30 4、あるいは接着剤を介してフレキシブルなフィルムを 貼り付ける(図3(b))。その後、フレキシブルなフ ィルムを第1のSi単結晶基板301から剥がすと(図 3(c))、多孔質状のイオン注入層を境に第1の基板 側とフィルム側とに分離できる。こうして、表面の非多 孔質層303を基板301から分離することができる (図3(d))。

【0093】第1のSi単結晶基板301は残留多孔質Siを除去して、第1のSi単結晶基板として再使用できる。表面平坦性が許容できないほど荒れている場合には表面平坦化を行った後、第1のSi単結晶基板として再使用できる。

【0094】[実施形態例4]ここでは、多孔質半導体層と、非多孔質半導体層と、を有して構成される第1の基板上にフィルムを貼り付ける工程、前記フィルムを前記第1の基板から剥がす方向の力を前記フィルムに加えることにより前記非多孔質半導体層を前記多孔質層において前記第1の基板より分離する工程、及び分離された前記非多孔質半導体層を第2の基板に貼り合わせる工程、を有する形態について図4、図5を参照しながら説明する。

【0095】まず、多孔質半導体層2002と非多孔質 半導体層2003を有する第1の基板(図4(C))を 用意する。第1の基板は、例えば単結晶シリコン基板2 000(図4(A))を多孔質化して多孔質層2002を形成(図4(B))した後、該多孔質層2002上に非多孔質半導体層2003(例えばエピタキシャルSi)を形成(図4(C))して構成することもできるし、上述の第1の基板についての項で説明したようにマイクロバブルを生じさせるイオン注入技術を使用して構成することもできる。

【0096】次いで第1の基板の非多孔質半導体層2003が形成された側にフィルム2005を貼り付ける(図4(D))。ここでフィルム2005を貼り付ける面は、非多孔質半導体層2003であっても良いし、非多孔質半導体層2003表面に形成された SiO_2 層(例えば熱酸化膜)やSiN層等の絶縁層表面であっても良い。これら非多孔質半導体層2003上に形成する層は、得ようとする半導体部材に要求される特性に応じて適宜選択して形成することができる。

【0097】次に、フィルム2005を引き剥がす方向の力をフィルム2005に加えることにより第1の基板を分離する(図4(E))。分離された単結晶シリコン基板2000を含む基板は、多孔質半導体層(Si)2002を除去(図4(Z1))して、単結晶シリコン基板2000として再生(図4(Z2))し、次の半導体部材製造の原材料とすることができる(図4(Z2)→(A))。

【0098】分離されたもう一方の非多孔質半導体層2 003を含むフィルム2005側の基板の処理の仕方 は、図5に示すように、大きく分けると3通りに大別さ れる。W1 ~W4 に示した態様は、フィルム2005の 反対側に残留する多孔質半導体層2002を除去して、 非多孔質半導体層2003を第2の基板2200に貼り 合わせ、次いでフィルム2005を除去するものであ る。X1 ~X6 及びY1 ~Y5 に示した態様は、フィル ム2005の反対側表面にある部材(例えば非多孔質半 導体層2003、非多孔質半導体層2002等)の表面 を支持部材(フィルム、シート、あるいは基板等)21 00と貼り合わせた後、フィルム2005を除去、フィ ルム2005を除去することによって表出する非多孔質 半導体層2003を第2の基板2200に貼り合わせた 後、支持部材2100を除去するものである。X1~X 6に示した態様とY1 ~Y5 に示した態様の違いは、多 孔質半導体層2002を支持部材2100との貼り合わ せの前に除去する(図5(X2))か、あるいは、貼り 合わせ後に除去する(図5(Y5))かである。ここに 示した態様例を用いると、SOI基板や、センサー、太 陽電池、液晶画像表示装置等の半導体部材を製造するこ とができる。

【0099】 [実施形態例5] ここでは第1の基板の少なくとも主面側に多孔質層を形成する工程、該多孔質層上に非多孔質層を形成する工程、該非多孔質層表面上にフィルムを貼り付ける工程、該多孔質層を境に第1の基

板側とフィルム側に分離する工程、フィルム側の多層構造体を別の支持部材(あるいはフィルム等)上に移し替える工程、該移し替えた多層構造体の非多孔質層の表面側を第2の基体に貼り合わせる工程、該多層構造体の多孔質層を除去する工程、を有する形態について説明する。

【0100】ここで、フィルム側の多層構造体を別の支持部材(あるいはフィルム等)上に移し替える工程、及び該移し替えた多層構造体の非多孔質層の表面側を第2の基体に貼り合わせる工程は、フィルムの粘着力(または接着力)をもつ支持部材に貼り合わせてフィルムを剥し、その後フィルムが剥がれた多層構造体の非多孔質層の表面側を第2の基板に貼り合わせることで行うことができる。その後、別の支持部材(あるいは別のフィルム等)を引き剥がす(別のフィルムをエッチングで除去してもよい)。

【 0 1 0 1 】また、紫外線を照射することにより粘着力が弱まるフィルムを用いて、第 1 の基板から単層、または多層構造体を剥すときには、初期の高い粘着力を利用し、それを別の台、あるいは別のフィルムに移すときには紫外線を照射し、粘着力を弱めて構造体から剥がしてもよい。

【 0 1 0 2 】なお、別の支持部材等を用いなくても、液体中でフィルムをエッチングにより溶かす、あるいは、上記紫外線で弱粘着になるフィルムを用い、紫外線照射により粘着力を落として液体中で剥がす。その後、メッシュ、網等で残った多層構造体をすくい、第 2 の基板上に置くことで、多層構造体の非多孔質層の表面側を第 2 の基体に貼り合わせることができる。

【0103】以上述べた工程は他の実施形態例について も同様に採用できるものである。

【0104】以下図6を用いて説明する。

【0105】第1のSi単結晶基板401を用意して、 主表面層に多孔質Si層402を形成する(図6 (a))。多孔質Si表面に少なくとも1層の非多孔質 層403を形成する(図6(b))。非多孔質403 は、単結晶Si、多結晶Si、非晶質Si、あるいは、 金属膜、化合物半導体薄膜、超伝導薄膜などの中から任 意に選ばれる。あるいは、MOSFET等の素子構造を 形成してしまっても構わない。さらに、最表面層にSi O2 404を形成しておいた方が、貼り合わせ界面を活 性層から離すことが出来るという意味でもよい。非多孔 質層表面にフレキシブルな粘着性フィルム405、ある いは接着剤を介してフレキシブルなフィルムを貼り付け る(図6(c))。その後、フレキシブルなフィルム4 ○5を第1のSi単結晶基板401から剥がすと(図6) (d))、多孔質Si層を境に第1の基板側とフィルム 側とに分離できる。こうして、多孔質Si層402/非 多孔質層403/SiO2 404を基板401から分離 することができる(図6(e))。

【0106】多孔質Si402/非多孔質層403/ SiO_2404 をフィルム405から剥離して後、図6(f)に示すように、第2の基板406と SiO_240 4の表面とを室温で密着させる。その後、陽極接合、加圧、あるいは必要に応じて熱処理、あるいはこれらの組み合わせにより貼り合わせを強固にしてもよい。

【0107】単結晶Siを堆積した場合には、単結晶Siの表面には熱酸化等の方法で酸化Siを形成したのち貼り合わせることが好ましい。また、第2の基板は、Si基板、Si基板上に酸化Si膜を形成したもの、石英等の光透過性基板、サファイア基板などから選択することができるが、これに限定されるものではなく、貼り合わせに供される面が十分に平坦で有れば構わない。図6(f)は絶縁層404を介して貼り合わせた様子を示してあるが、非多孔質薄膜403がSiでない場合、あるいは第2の基板がSiでない場合には絶縁層404はなくてもよい。貼り合わせに際しては絶縁性の薄板をはさみ3枚重ねで貼り合わせることも可能である。

【0108】さらに、多孔質Si層402を選択的に除去する。非多孔質薄膜が単結晶Siの場合には通常のSiのエッチング液、あるいは多孔質Siの選択エッチング液である弗酸、あるいは多孔質Siの選択エッチング液である弗酸、あるいは非酸にアルコールおよび過酸化水素水の少なくともどちらか一方を添加した混合液のあるいは、バッファード弗酸あるいはバッファード弗酸にアルコールおよび過酸化水素水の少なくともどちらか一方を添加した混合液の少なくとも1種類を用いて、多孔質Si層402のみを無電解湿式化学エッチングして第2の基板上に予め第1の基板の多孔質上に形成した膜を残存させる。上述したように、多孔質Siの膨大な表面積により通常のSiのエッチング液でも選択的に多孔質Siのみをエッチングすることが可能である。あるいは、非多孔質薄膜層403を研磨ストッパーとして多孔質Si層402を選択研磨で除去する。

【0109】化合物半導体層を多孔質上に形成している場合には化合物半導体に対してSiのエッチング速度の速いエッチング液を用いて、多孔質Si層402のみを化学エッチングして第2の基板406上に薄膜化した単結晶化合物半導体層403を残存させ形成する。あるいは、単結晶化合物半導体層403を研磨ストッパーとして多孔質Si層402を選択研磨で除去する。

【0110】図6(g)には、本発明で得られる半導体基板が示される。第2の基板406上に非多孔質薄膜、例えば単結晶Si薄膜403が平坦に、しかも均一に薄層化されて、ウエハ全域に、大面積に形成される。第2の基板406として絶縁性基板を用いれば、こうして得られた半導体基板は、絶縁分離された電子素子作製という点から見ても好適に使用することができる。

【0111】第1のSi単結晶基板401は残留多孔質 Siを除去して、第1のSi単結晶基板あるいは第2の 基板等として再使用できる。表面平坦性が許容できない ほど荒れている場合には表面平坦化を行った後、第1の Si単結晶基板あるいは第2の基板等として再使用でき る。尚、ここで説明した各工程は、本発明の他の実施形 態例においても採用可能である。

【0112】 [実施形態例6] ここでは、第1の基板の少なくとも主面側に表面は非多孔質層を保持した状態で内部に多孔質層を形成する工程、該非多孔質層表面上にフィルムを貼り付ける工程、該多孔質層を介して第1の基板側とフィルム側に分離する工程、フィルム側の多層構造体を別の支持部材上に移し替える工程、該移し替えた多層構造体の単結晶半導体の表面側を第2の基板に貼り合わせる工程、該多層構造体の多孔質層を除去する工程、を有する形態について図7を用いて説明する。

【0113】まず、第1のSi 単結晶基板501を用意して、主表面層側から希ガス、水素、および、窒素のうち少なくとも1種の元素をイオン注入し、内部に多孔質状のイオン注入層502を形成する(図7(a))。表面は非多孔質503を保持した状態である。それに先立ち、主表面層にSiO2504等の保護膜を形成しておいた方が表面荒れを予防するという点から好ましい。さらに、最表面層にSiO2504を形成しておいた方が、貼り合わせ界面を活性層から離すことが出来るという意味でもよい。

【0114】非多孔質層表面にフレキシブルな粘着性フィルム505、あるいは接着剤を介してフレキシブルなフィルムを貼り付ける(図7(b))。その後、フレキシブルなフィルム505を第1のSi 単結晶基板501から剥がすと(図7(c))、多孔質状のイオン注入層502を介して第1の基板側とフィルム側とに分離できる。こうして、多孔質状のイオン注入層502/非多孔質層503/ SiO_2504 を基板501から分離することができる(図7(d))。

【0115】多孔質状のイオン注入層502/非多孔質層503/ SiO_2 504をフィルム505から剥離した後、図7(e)に示すように、第2の基板506とSiO₂ 504の表面とを貼り合わせる。

【0116】さらに、多孔質状のイオン注入層502を 前述したのと同様に選択的に除去する。

【0117】図7(f)には、本例で得られる半導体基板が示される。

【0118】第1のSi単結晶基板501は残留多孔質 状のイオン注入層を除去して、第1のSi単結晶基板あ るいは第2の基板等として再使用できる。

【0119】 [実施形態例7] ここでは、第1の基板の少なくとも主面側に、表面は非多孔質を保持した状態で内部に多孔質層を形成する工程、該非多孔質状の基体表面上に非多孔質層を形成する工程、該非多孔質層表面上にフィルムを貼り付ける工程、該多孔質層を境に第1の基板側とフィルム側に分離する工程、フィルム側の多層構造体を別の支持部材上に移し替える工程、該移し替え

た多層構造体の絶縁層の表面側を第2の基体に貼り合わせる工程、該多層構造体の多孔質層を除去する工程、を 有する形態について図8を用いて説明する。

【0120】まず、第1のSi単結晶基板601を用意して、主表面層側から希ガス、水素、および、窒素のうち少なくとも1種の元素をイオン注入し、内部に多孔質状のイオン注入層602を形成する(図8(a))。表面は非多孔質603を保持した状態である。それに先立ち、主表面層にSiO₂等の保護膜を形成しておいた方が表面荒れを予防するという点から好ましい。

【0121】さらに、第1のSi単結晶基板601の表面の非多孔質層上に少なくとも1層の非多孔質層604を形成する(図8(b))。非多孔質層表面にフレキシブルな粘着性フィルム606、あるいは接着剤を介してフレキシブルなフィルムを貼り付ける(図8(c))。その後、フレキシブルなフィルム606を第1のSi単結晶基板601から剥がすと(図8(d))、多孔質状のイオン注入層602を境に第1の基板側とフィルム側に分離できる。こうして、多孔質状のイオン注入層602/非多孔質層603/非多孔質薄膜604/SiO2605を基板601から分離することができる(図8(e))。

【0122】多孔質状のイオン注入層602/非多孔質層603/非多孔質薄膜604/ SiO_2605 をフィルム606から剥離して後、図8(f)に示すように、第2の基板607と SiO_2605 の表面とを貼り合わせる。

【0123】次いで、多孔質状のイオン注入層602を 選択的に除去する。

【0124】図8(g)には、本例で得られる半導体基板が示される。第2の基板607上に非多孔質薄膜、例えば単結晶Si薄膜603/604が平坦に、しかも均一に薄層化されて、ウエハ全域に、大面積に形成される。第2の基板607として絶縁性基板を用いれば、こうして得られた半導体基板は、絶縁分離された電子素子作製という点から見ても好適に使用することができる。【0125】第1のSi単結晶基板601は残留多孔質状のイオン注入層を除去して、第1のSi単結晶基板あ

【0126】[実施形態例8]ここでは、第1の基板の少なくとも主面上に非多孔質層を形成する工程、表面は非多孔質を保持した状態で内部に多孔質層を形成する工程、該非多孔質層表面上にフィルムを貼り付ける工程、該多孔質層を介して第1の基板側とフィルム側に分離する工程、フィルム側の多層構造体を別の支持台上に移し替える工程、該移し替えた多層構造体の絶縁層の表面側を第2の基体に貼り合わせる工程、該多層構造体の多孔質層を除去する工程、を有する形態について図9を用いて説明する。

るいは第2の基板等として再使用できる。

【0127】まず、第1のSi単結晶基板701を用意

して、主表面上に少なくとも1層の非多孔質層702を形成する(図9(a))。最表面層に SiO_2 703を形成しておいた方が、貼り合わせ界面を活性層から離すことが出来るという意味でもよい。第1基板の主表面から希ガス、水素、および、窒素のうちの少なくとも1種の元素をイオン注入し、内部に多孔質状のイオン注入層704を形成する(図9(b))。表面は非多孔質702を保持した状態である。それに先立ち、主表面層に SiO_2 等の保護膜を形成しておいた方が表面荒れを予防するという点から好ましい。

【0128】多孔質状のイオン注入層704は、第1の Si 単結晶基板701と非多孔質層702との界面付近 あるいは非多孔質層702内部になることが好ましい。 【0129】非多孔質層表面にフレキシブルな粘着性フィルム705、あるいは接着剤を介してフレキシブルなフィルムを貼り付ける(図9(c))。その後、フレキシブルなフィルム705を第1のSi 単結晶基板701 から剥がすと(図9(d))、多孔質状のイオン注入層704を境に第1の基板側とフィルム側に分離できる。こうして、多孔質状のイオン注入層704/非多孔質層702/ SiO_2 703を基板701から分離することができる(図9(e))。

【0130】多孔質状のイオン注入層704/非多孔質層702/SiO₂703をフィルム705から剥離して後、図9(f)に示すように、第2の基板706とSiO₂703の表面とを貼り合わせる。

【0131】次いで、多孔質状のイオン注入層704を 選択的に除去する。

【0132】図9(g)には、本例で得られる半導体基板が示される。第2の基板706上に非多孔質薄膜、例えば単結晶Si薄膜702が平坦に、しかも均一に薄層化されて、ウエハ全域に、大面積に形成される。第2の基板706として絶縁性基板を用いれば、こうして得られた半導体基板は、絶縁分離された電子素子作製という点から見ても好適に使用することができる。

【0133】第1のSi単結晶基板701は残留多孔質 状のイオン注入層を除去して、第1のSi単結晶基板あ るいは第2の基板等として再使用できる。

【0134】[実施形態例9]図10に示すように、上述した各実施形態例に示した工程においてSi 単結晶基板の両面に各工程を施すことにより、半導体基板を同時に2枚作製することができる。図10は、両面仕様の一例として上記実施形態例5の両面仕様を示しているが、どの実施形態例にも適用できる。図10において、801は第1のSi 単結晶基板、802、803は多孔質Si 02、804、805は非多孔質層、806、807はSi 02、808、809はフレキシブルなフィルム、810、811は第2の基板(支持基板)である。

【0135】第1のSi単結晶基板801は残留多孔質 Siを除去して、第1のSi単結晶基板あるいは第2の 基板等として再使用できる。表面平坦性が許容できない ほど荒れている場合には表面平坦化を行った後、第1の Si単結晶基板あるいは第2の基板等として再使用でき る。

【0136】支持基板810,811の材料、厚さ等は同一でなくても良い。非多孔質薄膜804,805は、両面を同一の材料、膜厚等としなくてもよい。

【0137】 [実施形態例10] 太陽電池の製造方法に本発明を適用する例について説明する。

【0138】ここで説明する形態例は、

- (イ) 基体の少なくとも一主面側を陽極化成して該基 体の表面に多孔質層を形成する工程
- (ロ) 前記多孔質層の上に半導体層を形成する工程
- (ハ) 前記半導体層の表面にフィルムを貼り付ける工程及び
- (ユ) 前記多孔質層を境に基体側とフィルム側とに分離し、前記半導体層を前記フィルムに移設(transfer)する工程

を有するものである。太陽電池の製造に使用するフィルムは、低耐熱性フィルムが好ましく、耐熱性温度400 ℃以下のものが望ましい。

【0139】図12(a)に示すように、まずシリコン単結晶基板1201の表面層にB(ホウ素)を熱拡散により導入する。この表面層がp*となった単結晶基板1201を、HF溶液中で陽極化成により、例えば初め低電流レベルで一定時間経過した後急に高電流レベルに引き上げて短時間化成するというふうにして多孔質化する(図12(b))。このBの熱拡散は、必須の工程ではなく、この手法を用いなくとも陽極化成は可能である。

【0140】なお、陽極化成における多孔質化において、化成電流レベルを例えば途中で低レベルから高レベルへ変化させる等によりあらかじめ多孔質層の構造に疎密の変化を設けておくことでエピタキシャル成長後に多孔質層で分離されやすいように制御することができる。

【0141】次に多孔質化された表面層1202の上に 熱CVD法により太陽電池の活性層として必要十分な厚 みのシリコン層1203を形成する(図12(c))。 この時、シリコン層1203の形成時に微量のドーパン トを混入させることにより活性層をp⁻型(あるいはn - 型)に制御することが可能である。

【0142】活性層1203の上にp+層(あるいはn+層)1204をプラズマCVD法により堆積するか、あるいは上述の活性層1203の形成の終わりにドーパントの量を増大させることで形成する(図12(d))。

【0143】予め、裏面電極1209として銅ペーストを印刷した高分子フィルム基板1205をシリコン単結晶基板1201上の活性層1203が形成された側に密着して貼り合わせ、オーブン(図示せず)に入れて加熱し、高分子フィルム基板1205とシリコン単結晶基板

1201とを固着させる(図12(e))。

【0144】次に高分子フィルム基板1205とシリコン単結晶基板1201との間に互いに引き離す方向に力を作用させる。すなわち、高分子フィルムの可撓性を利用してシリコン単結晶基板1201のエッジから両者を徐々に引き剥がし、多孔質層1202の部分で分離する(図12(f))。

【0145】次いで、シリコン単結晶基板から剥離した 活性層1203上に残っている多孔質層1202aを選 択的に除去する。

【0146】多孔質層が除去された活性層1203の表面にプラズマCVD法等により $n^+(p^+)$ 層1206を形成し(図12(g))、さらにその上に表面反射防止層を兼ねた透明導電膜(ITO)1207およびグリッド状の集電電極1208を真空蒸着し、太陽電池とする(図12(h))。図11には、こうして得られた太陽電池が示されている。

【0147】シリコン単結晶基板1201は、表面に残留している多孔質層1202bを上述の方法と同様にして除去して、表面平坦性が許容できないほど荒れている場合には必要に応じて表面平坦化を行った後(図12(i))、再度図12(a)の工程に供せられる。

【0148】 [実施形態例11] ここでは多結晶太陽電池を得る形態について説明する。実施形態10のシリコン基板1201に多結晶シリコン基板を使用し、多結晶シリコン層1203を形成するようにして実施形態10と同様の手法を採用することで多結晶シリコン太陽電池を製造することができる。

【0149】[実施形態例12]化合物半導体太陽電池を製造する態様について説明する。

【0150】図13(a)に示すように、まずシリコン単結晶基板1301の表面層にB(ホウ素)を熱拡散により導入する。この表面層がp+となった単結晶基板を、HF溶液中で陽極化成により、例えば初め低電流レベルで一定時間経過した後徐々に高電流レベルに引き上げて化成するというふうにして多孔質化する(図13(b))

【 0151 】次に多孔質化された表面層1302の上に MOCVD法により例えば n^+ 層(あるいは p^+ 層)1306、活性層(n^- 型(あるいは p^- 型))1303、 p^+ 層(あるいは n^+ 層)1304を連続して形成 する(図13(c))。

【0152】予め裏面電極1309として銅ペーストを印刷した高分子フィルム基板1305をシリコン単結晶基板1301上の化合物半導体層1303が形成された側に密着して貼り合わせ、オーブン(図示せず)に入れて加熱し、高分子フィルム基板1305とシリコン単結晶基板1301とを固着させる(図13(d))。

【0153】次に高分子フィルム基板1305とシリコン単結晶基板1301との間に互いに引き離す方向に力

を作用させる。すなわち、高分子フィルムの可撓性を利用してシリコン単結晶基板1301のエッジから両者を徐々に引き剥がし、多孔質層1302の部分で分離する(図13(e))。

【0154】シリコン単結晶基板から剥離した化合物半導体層1303上に残っている多孔質層1302aを化合物半導体に対してシリコンのエッチング速度の速いエッチング液を用いて選択的に除去する(図13(f))。

【0155】多孔質層が除去された化合物半導体層13 03の表面にグリッド状の集電電極1308および表面 反射防止層1307を真空蒸着し、太陽電池とする(図 13(g))。

【0156】シリコン単結晶基板1301は、表面に残留している多孔質層1302bを上述の方法と同様にして除去して、表面平坦性が許容できないほど荒れている場合には必要に応じて表面平坦化を行った後(図13(h))、再度図13(a)の工程に供せられる。

【0157】本発明の方法を太陽電池の製造方法に適用する場合、基板と薄膜結晶半導体層とを接着させる方法としては銅ペーストあるいは銀ペーストのような導電性金属ペーストを前記両者の間に挿入して密着させ、焼成して固着させる方法が好適に用いられる。この場合、焼成後の銅あるいは銀等の金属は裏面電極及び裏面反射層としても機能する。また、高分子フィルム等の基板の場合には、基板と薄膜結晶半導体層を密着させた状態で(この場合、予め薄膜結晶半導体層表面に裏面電極を形成しておく)、フィルム基板の軟化点にまで温度を上げて前記両者を固着させてもよい。

【0158】本発明の太陽電池において入射光の反射損を減らす目的で半導体層の表面にテクスチャ処理を施すことができる。シリコンの場合にはヒドラジンやNαOH、KOH等を用いて行われる。形成されるテクスチャのピラミッドの高さとしては数μm~数十μmの範囲が適当である。

[0159]

【実施例】以下、本発明の実施例について説明するが、 本発明はこれらの実施例により何ら限定されるものでは ない。

【0160】(実施例1)単結晶Si基板の表面層をH F溶液中において陽極化成を行った。

【0161】陽極化成条件は以下の通りであった。

[0162]

電流密度:7 (m A · c m⁻²)

陽極化成溶液: HF: H₂ O: C₂ H₅ OH=1:1:

時間: 11 (min)

多孔質Siの厚み:12(μm)

多孔質層の表面に粘着性のフィルム(日東電工(株)製 剥離テープNo.3200A)を貼り付けた後、裏面を 真空チャックで固定した。次いでこの粘着性のフィルムをウエハから引き剥がした。これによって、多孔質Siが分離され、フィルム側に、多孔質Si層が残った。このような多孔質Si層は、発光素子に応用可能である。

【0163】また、第1の基板側に残った多孔質Siもその後、49%弗酸と30%過酸化水素水との混合液で 撹はんしながら選択エッチングする。その後、水素アニール、あるいは表面研磨等の表面処理を施して再び第1の基板として再投入することができた。

【0164】(実施例2)単結晶Si基板の表面層をH F溶液中において陽極化成を行った。

【0165】陽極化成条件は以下の通りであった。

[0166]

電流密度:7(mA·cm⁻²)

陽極化成溶液:HF:H₂ O:C₂ H₅ OH=1:1: 1

時間:11 (min)

多孔質Siの厚み:12(μm)

この基板を酸素雰囲気中400℃で1時間酸化した。この酸化により多孔質Siの孔の内壁は熱酸化膜で覆われた。多孔質Si上にCVD (Chemical Vapor Deposition) 法により単結晶Siを0.15μmエピタキシャル成長した。成長条件は以下の通りである。

[0167]

ソースガス: SiH_2CI_2/H_2

ガス流量: 0.5/180 l/min

ガス圧力:80Torr

温度:950℃

成長速度: 0.3 μ m / m i n

単結晶Si表面に粘着性のフィルム(日東電工(株)製 剥離テープBT-315)を貼り付けた後、基板裏面を 真空チャックに固定した。次いでこの粘着性のフィルム をウエハから引き剥がした。これによって、多孔質Si が分割され、フィルム側に、エピタキシャル層と多孔質 Si層が残った。

【0168】その後、フィルム側に残った多孔質Siを49%弗酸と30%過酸化水素水との混合液で撹はんしながら選択エッチングしてもよい。そうすると、単結晶Siはエッチングされずに残り、単結晶Siをエッチ・ストップの材料として、多孔質Siは選択エッチングされ、完全に除去された。

【 0 1 6 9 】 非多孔質 S i 単結晶の該エッチング液に対するエッチング速度は、極めて低く、多孔質層のエッチング速度との選択比は 1 0 5 以上にも達し、非多孔質層におけるエッチング量(数十オングストローム程度)は実用上無視できる膜厚減少である。

【0170】透過電子顕微鏡による断面観察の結果、Si層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。

【0171】また、第1の基板側に残った多孔質Siも

その後、49% 弗酸と30% 過酸化水素水との混合液で 撹はんしながら選択エッチングする。その後、水素アニール、あるいは表面研磨等の表面処理を施して再び第1 の基板として再投入することができた。

【0172】(実施例3)単結晶Si基板の表面層をH F溶液中において陽極化成を行った。

【0173】陽極化成条件は以下の通りであった。 【0174】

電流密度:7(mA·cm-2)

陽極化成溶液: HF: H₂ O: C₂ H₅ OH=1:1:

時間: 4 (min)

多孔質Siの厚み: 4.5 (μm)

さらに、

電流密度: 30 (mA·cm⁻²)

陽極化成溶液: HF: H₂ O: C₂ H₅ OH=1:1: 1

時間:1(min)

多孔質Siの厚み:~4(μm)

上記条件で、多孔度 (porosity)の異なる二層構成の多孔質Si層が形成された。この陽極化成により、30 ($mA \cdot cm^{-2}$)による多孔質Si層の多孔度 (porosity) は大きくなり、構造的に脆弱な層が形成された。

【0175】この基板を酸素雰囲気中400℃で1時間酸化した。この酸化により多孔質Siの孔の内壁は熱酸化膜で覆われた。多孔質Si上にCVD(Chemical Vapor Deposition)法により単結晶Siを0.15 μ mエピタキシャル成長した。成長条件は以下の通りである。【0176】

ソースガス: SiH_2Cl_2/H_2

ガス流量:0.5/180 l/min

ガス圧力:80Torr

温度:950℃

成長速度: 0.3 μm/min

単結晶Si表面に粘着性のフィルム(日東電工(株)製剥離テープNo.31RH)を貼り付けた後、裏面を真空チャックに固定した。次いでこの粘着性のフィルムをウエハから引き剥がした。これによって、多孔度の大きい脆弱な多孔質Siを境にして分割され、フィルム側に、エピタキシャル層と多孔質Si層がウエハから分離された。

【0177】その後、フィルム側に残った多孔質Siを49%弗酸と30%過酸化水素水との混合液で撹はんしながら選択エッチングした。そうすると、単結晶Siはエッチングされずに残り、単結晶Siをエッチ・ストップの材料として、多孔質Siは選択エッチングされ、完全に除去された。

【0178】透過電子顕微鏡による断面観察の結果、S i層には新たな結晶欠陥は導入されておらず、良好な結 晶性が維持されていることが確認された。 【0179】また、第1の基板側に残った多孔質Sib その後、49% 弗酸と 30% 過酸化水素水との混合液で 撹はんしながら選択エッチングした。その後、水素アニールを施して再び第1の基板として再投入することができた。

【0180】(実施例4)抵抗無指定の単結晶Si基板の表面層に拡散法により高濃度不純物層たるP+高濃度層を5μm形成した。同時に裏面にもP+高濃度層が形成された。高濃度表面層側からHF溶液中において陽極化成を行った。

【0181】陽極化成条件は以下の通りであった。

[0182]

電流密度: 7 (mA·cm⁻²)

陽極化成溶液: HF: H₂ O: C₂ H₅ OH=1:1:

時間:11 (min)

多孔質Siの厚み:12(μm)

多孔質Si層は2層構造になった。下部の多孔質Siは 表層部に比較して微細な脆弱構造を有していた。

【 0 1 8 3 】この基板を酸素雰囲気中4 0 0 ℃で 1 時間酸化した。この酸化により多孔質 S i の孔の内壁は熱酸化膜で覆われた。多孔質 S i 上に C V D (Chemical Vapor Deposition) 法により単結晶 S i を 0 . 1 5 μ m エピタキシャル成長した。成長条件は以下の通りである。

[0184]

ソースガス: SiH_2 $C1_2$ / H_2

ガス流量: 0.5/180 1/min

ガス圧力:80Torr

温度:950℃

成長速度: 0.3 μm/min

表面に実施例3で用いたのと同じ粘着性のフィルムを貼り付けた後、実施例3と同様にしてこの粘着性のフィルムをウエハから引き剥がした。

【0185】これによって、下層の脆弱な多孔質Siを境に分割され、フィルム側に、エピタキシャル層と多孔質Si層がウエハから分離された。

【0186】その後、フィルム側に残った多孔質Siを49%弗酸と30%過酸化水素水との混合液で撹はんしながら選択エッチングした。そうすると、単結晶Siはエッチングされずに残り、単結晶Siをエッチ・ストップの材料として、多孔質Siは選択エッチングされ、完全に除去された。

【0187】透過電子顕微鏡による断面観察の結果、S i層には新たな結晶欠陥は導入されておらず、良好な結 晶性が維持されていることが確認された。

 できた。

【0189】(実施例5)単結晶Si基板の表面からH * 240keVで 5×10^{16} cm $^{-2}$ イオン注入した。表面の0.2μmほどは、単結晶が保たれていた。この場合、表面にあらかじめ SiO_2 層を形成しておいた方がイオン注入による表面荒れを防ぐという観点からはよい

【0190】Si基板表面に実施例1で用いたのと同じフィルムを貼り付けた後、実施例1と同様にしてフィルムをウエハから引き剥がした。

【0191】これによって、イオン注入層を境にウエハが分割され、フィルム側に、 SiO_2 層と単結晶Si層とイオン注入層が残った。

【0192】その後、フィルム側のイオン注入層を49% 弗酸と30% 過酸化水素水との混合液で撹はんしながら選択エッチングした。そうすると、単結晶Siはエッチングされずに残り、単結晶Siをエッチ・ストップの材料として、イオン注入層は選択エッチングされ、完全に除去された。

【0193】透過電子顕微鏡による断面観察の結果、S i層には新たな結晶欠陥は導入されておらず、良好な結 晶性が維持されていることが確認された。

【0194】また、第1の基板側に残ったイオン注入層もその後、49%弗酸と30%過酸化水素水との混合液で撹はんしながら選択エッチングした。その後、水素アニール、あるいは表面研磨等の表面処理を施して再び第1の基板として再投入することができた。

【0195】(実施例6)第1の単結晶Si基板の表面から H^+ を20keVで $5×10^{16}$ cm $^{-2}$ イオン注入した。表面の0.1 μ mほどは、単結晶が保たれていた。この場合、表面にあらかじめSi O_2 層を形成しておいた方がイオン注入による表面荒れを防ぐという観点からはよい。

【0196】表面の保護 SiO_2 層を剥離した後、単結晶Si上にCVD (Chemical VaporDeposition) 法により単結晶Siを0.3 μ mエピタキシャル成長した。成長条件は以下の通りである。

[0197]

 $Y-ZJZ: SiH_2 Cl_2 /H_2$

ガス流量: 0.5/180 1/min

ガス圧力:80Torr

温度:950℃

成長速度: 0.3 μm/min

表面に実施例1で用いたのと同じフィルムを貼り付けた 後、実施例1と同様にしてこのフィルムをウエハから引き剥がした。

【0198】これによって、イオン注入層を境にウエハが分離され、フィルム側に、単結晶Si層とイオン注入層が残った。

【0199】その後、フィルム側のイオン注入層を49

%弗酸と30%過酸化水素水との混合液で撹はんしながら選択エッチングした。そうすると、単結晶Siはエッチングされずに残り、単結晶Siをエッチ・ストップの材料として、イオン注入層は選択エッチングされ、完全に除去された。

【0200】透過電子顕微鏡による断面観察の結果、Si層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。

【0201】また、第1の基板側に残ったイオン注入層もその後、49%弗酸と30%過酸化水素水との混合液で撹はんしながら選択エッチングする。その後、水素アニール、あるいは表面研磨等の表面処理を施して再び第1の基板として再投入することができた。

【 0 2 0 2 】 (実施例7)第1の単結晶Si基板上にC VD (Chemical Vapor Deposition)法により単結晶Siを0.3μmエピタキシャル成長した。成長条件は以下の通りである。

[0203]

ソースガス: SiH_2Cl_2/H_2

ガス流量: 0.5/180 1/min

ガス圧力:80Torr

温度:950℃

成長速度: 0.3 μm/min

エピタキシャルSi層の表面から H^+ を40keVで5 $\times 10^{16}$ c m^{-2} イオン注入した。表面の 0.2μ mほどは、単結晶が保たれていた。この場合、表面にあらかじめSi O_2 層を形成しておいた方がイオン注入による表面荒れを防ぐという観点からはよい。

【0204】表面に実施例2で用いたフィルムを貼り付けた後、実施例2と同様にこのフィルムをウエハから引き剥がした。

【0205】これによって、イオン注入層を境にウエハが分割され、フィルム側に、 SiO_2 層と単結晶Si層とイオン注入層が残った。

【0206】その後、フィルム側のイオン注入層を49% 弗酸と30% 過酸化水素水との混合液で撹はんしながら選択エッチングした。そうすると、単結晶Siはエッチングされずに残り、単結晶Siをエッチ・ストップの材料として、イオン注入層は選択エッチングされ、完全に除去された。

【0207】透過電子顕微鏡による断面観察の結果、Si層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。

【0208】また、第1の基板側に残ったイオン注入層もその後、49%弗酸と30%過酸化水素水との混合液で撹はんしながら選択エッチングする。その後、水素アニール、あるいは表面研磨等の表面処理を施して再び第1の基板として再投入することができた。

【0209】(実施例8)第1の単結晶Si基板の表面層をHF溶液中において陽極化成を行った。

【0210】陽極化成条件は以下の通りであった。 【0211】

電流密度:7(mA·cm-2)

陽極化成溶液: HF: H₂ O: C₂ H₅ OH=1:1:1:

時間: 11 (min)

多孔質 Siの厚み: 12(μm)

この基板を酸素雰囲気中400℃で1時間酸化した。この酸化により多孔質Siの孔の内壁は熱酸化膜で覆われた。多孔質Si上にCVD(Chemical Vapor Deposition)法により単結晶Siを0.15μmエピタキシャル成長した。成長条件は以下の通りである。

[0212]

 $Y-\lambda J\lambda: SiH_2Cl_2/H_2$

ガス流量: 0.5/180 l/min

ガス圧力:80Torr

温度:950℃

成長速度: 0.3 μm/min

さらに、このエピタキシャルSi層表面に熱酸化により $100nmoSiO_2$ 層を形成した。

【0213】表面に実施例2で用いたフィルムを貼り付けた後、実施例2と同様にしてフィルムをウエハから引き剥がした。

【0214】これによって、多孔質Si を境に基板が分離され、フィルム側に、 SiO_2 層とエピタキシャル層と多孔層Si 層が残った。

【0215】次にフィルム裏面の多孔質層をアクリル基板にエポキシ系の接着剤を用いて接着した後、フィルムをエッチング除去した。この後、表出した SiO_2 層表面と別に用意したSiE4版(第20基板)の表面と貼り合わせた。 SiO_2 表面とSiE4板表面は、非常に平坦であったので、常温で加圧するだけで強固に貼りついた。

【0216】ここでは支持部材としてアクリル基板を用いたが、紫外線を照射することにより粘着力が弱まるフィルム(例えば、日東電工株式会社製)を用いて、第1の基体から単層、または多層構造体を剥すときには、初期の高い粘着力を利用し、それを別の支持台に移すことには紫外線を照射し、粘着力を弱めて構造体から剥がしてもよい。

【0217】なお、別の支持台を用いなくても、液体中で薄膜フィルムをエッチングにより溶かす、あるいは、上記紫外線で弱粘着になるフィルムを用い、紫外線照射により粘着力を落として液体中で剥がす。その後、メッシュ、網等で残った多層構造体をすくい、第2の基板上に置くことで、多層構造体の非多孔質層の表面側を第2の基体に貼り合わせることができる。

【0218】その後、第2の基板側に残ったアクリル基板を研削除去した後、多孔質Siを49%弗酸と30%過酸化水素水との混合液で撹はんしながら選択エッチン

グした。そうすると、単結晶Siはエッチングされずに 残り、単結晶Siをエッチ・ストップの材料として、多 孔質Siは選択エッチングされ、完全に除去された。

【0219】すなわち、Si酸化膜上に 0.1μ mの厚みを持った単結晶Si層が形成できた。形成された単結晶Si層の膜厚を面内全面について100点を測定したところ、膜厚の均一性は101nm±3nmであった。

【0220】さらに水素中で1100℃で熱処理を1時間施した。表面粗さを原子間力顕微鏡で評価したところ、5μm角の領域での平均2乗粗さはおよそ0.2nmで通常市販されているSiウエハと同等であった。

【0221】透過電子顕微鏡による断面観察の結果、Si層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。

【0222】酸化膜は、エピタキシャル層表面でなく、 第2の基板表面に形成しても、あるいは、その両者に形 成しても同様の結果が得られた。

【0223】同時に第1の基板側に残った多孔質Siもその後、49%弗酸と30%過酸化水素水との混合液で撹はんしながら選択エッチングする。その後、水素アニール、あるいは表面研磨等の表面処理を施して再び第1の基板あるいは第2の基板として再投入することができた。

【0224】(実施例9)第1の単結晶Si基板の表面 層をHF溶液中において陽極化成を行った。

【0225】陽極化成条件は以下の通りであった。

[0226]

電流密度: 7 (mA·cm⁻²)

陽極化成溶液: HF: H₂O: C₂H₅OH=1:1: 1

時間: 4 (min)

多孔質Siの厚み: 4.5 (μm)

さらに、

電流密度: 30 (mA·cm⁻²)

陽極化成溶液: HF: H₂O: C₂H₅OH=1:1: 1

時間:1(min)

多孔質Siの厚み: ~4 (μm)

この陽極化成により、 $30 (mA \cdot cm^{-2})$ による多孔 質Si 層の多孔度 (porosity) は大きくなり、構造的に 脆弱な層が形成された。

【0227】この基板を酸素雰囲気中400℃で1時間酸化した。この酸化により多孔質Siの孔の内壁は熱酸化膜で覆われた。多孔質Si上にCVD (Chemical Vapor Deposition) 法により単結晶Siを0.3μmエピタキシャル成長した。成長条件は以下の通りである。

[0228]

ソースガス: SiH_2 Cl_2 / H_2

ガス流量: 0.5/180 1/min

ガス圧力:80Torr

温度:950℃

成長速度: 0.3 μm/min

さらに、このエピタキシャルSi層表面に熱酸化により 200nmのSiO₂層を形成した。

【0229】SiO₂ 表面に実施例8と同様にフィルムを貼り付けた後、フィルムをウエハから引き剥がした。

【0230】これによって、下層の脆弱な多孔質Sie境にウエハが分離されフィルム側に、 SiO_2 層とエピタキシャル層と多孔質Sieが残った。

【0231】次いで、これ以降の工程は、実施例8と同様に行った。

【0232】これにより、Si酸化膜上に 0.2μ mの厚みを持った単結晶Si層が形成できた。形成された単結晶Si層の膜厚を面内全面について100点を測定したところ、膜厚の均一性は201nm ± 6 nmであった。

【0233】さらに水素中で1100℃で熱処理を1時間施した。表面粗さを原子間力顕微鏡で評価したところ、5μm角の領域での平均2乗粗さはおよそ0.2nmで通常市販されているSiウエハと同等であった。

【0234】透過電子顕微鏡による断面観察の結果、Si層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。

【0235】(実施例10)抵抗無指定の第1の単結晶 Si基板の表面層に拡散法によりP+高濃度層を5μm 形成した。同時に裏面にもP+高濃度層が形成された。 高濃度表面層側からHF溶液中において陽極化成を行っ た。

【0236】陽極化成条件は以下の通りであった。 【0237】

電流密度:7(mA·cm-2)

陽極化成溶液: HF: H₂ O: C₂ H₅ OH=1:1: 1

時間:11(min)

多孔質Siの厚み:12(μm)

多孔質Si層は2層構造になった。下部の多孔層Si層 は表層部に比較して微細な脆弱構造を有していた。

【0238】この基板を酸素雰囲気中400℃で1時間酸化した。この酸化により多孔質Siの孔の内壁は熱酸化膜で覆われた。多孔質Si上にCVD (Chemical Vapor Deposition) 法により単結晶Siを0.3μmエピタキシャル成長した。成長条件は以下の通りである。

[0239]

ソースガス:SiH₂ Cl₂ /H₂

ガス流量: 0.5/180 1/min

ガス圧力:80Torr

温度:950℃

成長速度: 0.3 μ m/m i n

さらに、このエピタキシャルSi層表面に熱酸化により

200nmのSiO2層を形成した。

【0240】SiO₂ 表面に実施例8と同様にフィルムを貼り付けた後、フィルムをウエハから引き剥がした。

【0241】これによって、下層の脆弱な多孔質Siを境にウエハが分離されフィルム側に、 SiO_2 層とエピタキシャル層と多孔質Si層が残った。

【0242】これ以降の工程は、実施例8と同様にして行い、S0I基板を作製した。

【0243】これにより、Si酸化膜上に 0.2μ mの 厚みを持った単結晶Si層が形成できた。形成された単結晶Si層の膜厚を面内全面について100点を測定したところ、膜厚の均一性は201nm±6nmであった

【0244】さらに水素中で1100℃で熱処理を1時間施した。表面粗さを原子間力顕微鏡で評価したところ、5μm角の領域での平均2乗粗さはおよそ0.2nmで通常市販されているSiウエハと同等であった。

【0245】透過電子顕微鏡による断面観察の結果、S i層には新たな結晶欠陥は導入されておらず、良好な結 晶性が維持されていることが確認された。

【0246】酸化膜は、エピタキシャル層表面でなく、 第2の基板表面に形成しても、あるいは、その両者に形 成しても同様の結果が得られた。

【0247】同時に第1の基板側に残った多孔質Siもその後、49%弗酸と30%過酸化水素水との混合液で 撹はんしながら選択エッチングした。単結晶Siはエッチングされずに残り、単結晶Siをエッチ・ストップの 材料として、多孔質Siは選択エッチングされ、完全に 除去され、再び第1の基板として高濃度P+層の拡散工程に、あるいは第2の基板として再投入することができた。

【0249】Si O_2 表面に実施例8と同様にしてフィルムを貼り付けた後、同様にしてフィルムをウエハから引き剥がした。

【0250】これによって、イオン注入層を境にウエハが分離されフィルム側に、 SiO_2 層と単結晶Si層とイオン注入層が残った。次いで、これ以降の工程を実施例8と同様に行った。

【0251】これにより、 $Si酸化膜上に<math>0.2\mu m$ の厚みを持った単結晶 $Si層が形成できた。形成された単結晶<math>Si層の膜厚を面内全面について100点を測定したところ、膜厚の均一性は<math>201nm\pm6nm$ であった。

【0252】さらに水素中で1100℃で熱処理を1時間施した。表面粗さを原子間力顕微鏡で評価したところ、5μm角の領域での平均2乗粗さはおよそ0.2n

mで通常市販されているSiウエハと同等であった。

【0253】透過電子顕微鏡による断面観察の結果、Si層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。

【0254】酸化膜は、第1基板の表面でなく、第2の 基板表面に形成しても、あるいは、その両者に形成して も同様の結果が得られた。

【0255】(実施例12)第1の単結晶Si基板の表面から H^+ を20keVで 5×10^{16} cm $^{-2}$ イオン注入した。表面の0.1 μ mほどは、単結晶が保たれていた。この場合、表面にあらかじめ SiO_2 層を形成しておいた方がイオン注入による表面荒れを防ぐという観点からはよい。

【0256】表面の保護 SiO_2 層を剥離した後、単結晶SiLcCVD (Chemical VaporDeposition) 法により単結晶 $SiEO.3\mu$ mエピタキシャル成長した。成長条件は以下の通りである。

[0257]

ソースガス: SiH_2Cl_2/H_2

ガス流量: 0.5/180 l/min

ガス圧力:80Torr

温度:950℃

成長速度: 0.3 μm/min

さらに、このエピタキシャルSi 層表面に熱酸化により 200nmのSi O_2 層を形成した。

【0258】Si 0_2 表面に実施例8と同様にフィルムを貼り付けた後、実施例8と同様にしてフィルムをウエハから引き剥がした。

【0259】これによって、イオン注入層を境にウエハが分離されフィルム側に、SiO₂層と単結晶Si層とイオン注入層が残った。次いでこれ以降の工程を実施例8と同様に行った。

【0260】これにより、 $Si酸化膜上に0.2 \mu m$ の 厚みを持った単結晶Si層が形成できた。形成された単結晶Si層の膜厚を面内全面について100点を測定したところ、膜厚の均一性は $201nm\pm6nm$ であった

【0261】さらに水素中で1100℃で熱処理を1時間施した。表面粗さを原子間力顕微鏡で評価したところ、5μm角の領域での平均2乗粗さはおよそ0.2nmで通常市販されているSiウエハと同等であった。

【0262】透過電子顕微鏡による断面観察の結果、S i層には新たな結晶欠陥は導入されておらず、良好な結 晶性が維持されていることが確認された。

【0263】酸化膜は、第1の基板の表面でなく、第2の基板表面に形成しても、あるいは、その両者に形成しても同様の結果が得られた。

【0264】同時に第1の基板側に残ったイオン注入層 もその後、49%弗酸と30%過酸化水素水との混合液 で撹はんしながら選択エッチングした。その後、水素ア ニール、あるいは表面研磨等の表面処理を施して再び第 1の基板あるいは第2の基板として再投入することがで きた。

【0265】(実施例13)第1の単結晶Si基板上に CVD (Chemical Vapor Deposition)法により単結晶 Siを0.3μmエピタキシャル成長した。成長条件は 以下の通りである。

[0266]

ソースガス: SiH₂ Cl₂ /H₂

ガス流量: 0.5/180 l/min

ガス圧力:80Torr

温度:950℃

成長速度: 0.3 μm/min

エピタキシャルSi層の表面から H^+ を40keVで5 $\times 10^{16}$ c m^{-2} イオン注入した。表面の0.2 μ mほどは、単結晶が保たれていた。この場合、表面にあらかじめSi〇₂ 層を形成しておいた方がイオン注入による表面荒れを防ぐという観点からはよい。

【0267】さらに、このエピタキシャルSi 層表面に 熱酸化により200nmの SiO_2 層を形成した。

【0268】SiO $_2$ 表面に実施例8と同様にフィルムを貼り付けた後、実施例8と同様にしてフィルムをウエハから引き剥がした。

【0269】これによって、イオン注入層を境にウエハが分離されフィルム側に、SiO₂層と単結晶Si層とイオン注入層が残った。次いでこれ以降の工程を実施例8と同様に行った。

【0270】こうして、Si酸化膜上に 0.2μ mの厚みを持った単結晶Si層が形成できた。形成された単結晶Si層の膜厚を面内全面について100点を測定したところ、膜厚の均一性は $201nm\pm6nm$ であった。

【0271】さらに水素中で1100℃で熱処理を1時間施した。表面粗さを原子間力顕微鏡で評価したところ、5μm角の領域での平均2乗粗さはおよそ0.2nmで通常市販されているSiウエハと同等であった。

【0272】透過電子顕微鏡による断面観察の結果、Si層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。

【0273】酸化膜は、第1基板の表面でなく、第2の 基板表面に形成しても、あるいは、その両者に形成して も同様の結果が得られた。

【0274】同時に第1の基板側に残ったイオン注入層もその後、49%弗酸と30%過酸化水素水との混合液で撹はんしながら選択エッチングする。その後、水素アニール、あるいは表面研磨等の表面処理を施して再び第1の基板あるいは第2の基板として再投入することができた。

【0275】(実施例14)第1の単結晶Si基板の表面層をHF溶液中において陽極化成を行った。

【0276】陽極化成条件は以下の通りであった。

[0277]

電流密度:7(mA·cm⁻²)

陽極化成溶液: HF: H₂ O: C₂ H₅ OH=1:1:

時間: 11 (min)

多孔質Siの厚み:12(μm)

この基板を酸素雰囲気中400℃で1時間酸化した。この酸化により多孔質Siの孔の内壁は熱酸化膜で覆われた。多孔質Si上にMOCVD (Metal Organic Chemic al Vapor Deposition) 法により単結晶GaAsを0.5μmエピタキシャル成長した。成長条件は以下の通りである。

[0278]

ソースガス: $TMG/AsH_3/H_2$

ガス圧力:80Torr

温度:700℃

表面に実施例1と同様のフィルムを貼り付けた後、実施例1と同様にしてフィルムをウエハから引き剥がした。

【0279】これによって、多孔質Siを境にウエハが分離されフィルム側に、エピタキシャル層と多孔質Si層が残った。次にフィルム裏面の多孔質層をアクリル基板にエポキシ系の接着剤を用いて接着した後、フィルムをエッチング除去した。この後表出したエピタキシャル層表面と別に用意したSi基板(第2の基板)の表面とを貼り合わせた。アクリル基板を研削除去した後、第2の基板側の表面を、エチレンジアミン+ピロカテコール+水(17ml:3g:8mlの比率)110℃でエッチングした。

【0280】これにより、単結晶GaAsはエッチングされずに残り、単結晶GaAsをエッチ・ストップの材料として、イオン注入層および第1のSi基板の残りは選択エッチングされ、完全に除去された。

【0281】その結果、Si基板上に 0.5μ mの厚みを持った単結晶GaAs層が形成できた。形成された単結晶GaAs層の膜厚を面内全面について100点を測定したところ、膜厚の均一性は $504nm\pm16nm$ であった。

【0282】表面粗さを原子間力顕微鏡で評価したところ、50μm角の領域での平均2乗粗さはおよそ0.3 nmで通常市販されているGaAsウエハと同等であった。

【0283】透過電子顕微鏡による断面観察の結果、G a A s 層には、エピタキシャル成長時以降新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。

【0284】他の化合物半導体でも同様の結果が得られた。

【0285】SiO₂層を介して第2の基板に貼り合わせることも可能である。

【0286】同時に第1の基板側に残った多孔質Siも

その後、49% 弗酸と30% 過酸化水素水との混合液で 撹はんしながら選択エッチングした。その後、水素アニ ール、あるいは表面研磨等の表面処理を施して再び第1 の基板あるいは第2の基板として再投入することができ た。

【0287】(実施例15)第1の単結晶Si基板の表面層をHF溶液中において陽極化成を行った。

【0288】陽極化成条件は以下の通りであった。

[0289]

電流密度:7 (m A · c m-2)

陽極化成溶液: HF: H₂ O: C₂ H₅ OH = 1: 1: 1: 1

時間:11(min)

多孔質Siの厚み:12(μm)

この基板を酸素雰囲気中400℃で1時間酸化した。この酸化により多孔質Siの孔の内壁は熱酸化膜で覆われた。多孔質Si上にCVD (Chemical Vapor Deposition) 法により単結晶Siを0.15μmエピタキシャル成長した。成長条件は以下の通りである。

【0290】

ソースガス: SiH_2Cl_2/H_2

ガス流量: 0.5/180 l/min

ガス圧力:80Torr

温度:950℃

成長速度: 0. 3 μ m / m i n

さらに、このエピタキシャルSi層表面に熱酸化により100nmのSiO₂層を形成した。

【0291】S i O_2 表面に実施例3で使用したのと同じフィルムを貼り付けた後、同様にフィルムをウエハから引き剥がした。

【0292】これによって、多孔質Sie境にウエハが分離されフィルム側に、 SiO_2 層とエピタキシャル層と多孔層Sie月が残った。その後、フィルム側に残った多孔質Sie49%弗酸と30%過酸化水素水との混合液で撹はんしながら選択エッチングした。そうすると、単結晶Siはエッチングされずに残り、単結晶Sieエッチ・ストップの材料として、多孔質Siは選択エッチングされ、完全に除去された。

【0293】すなわち、フィルム側には 0.1μ m厚の単結晶Si 層 $/0.1\mu$ m厚Si O_2 層とが形成できた。

【0294】フィルムを上記多層膜から剥がして後、該 SiO_2 層表面と別に用意したSi 基板(第2の基板) の表面とを貼り合わせた。

【0295】すなわち、Si酸化膜上に0.1μmの厚みを持った単結晶Si層が形成できた。形成された単結晶Si層の膜厚を面内全面について100点を測定したところ、膜厚の均一性は101nm±3nmであった。

【0296】さらに水素中で1100℃で熱処理を1時間施した。表面粗さを原子間力顕微鏡で評価したとこ

ろ、5μm角の領域での平均2乗粗さはおよそ0.2nmで通常市販されているSiウエハと同等であった。

【0297】透過電子顕微鏡による断面観察の結果、Si層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。

【0298】酸化膜は、エピタキシャル層表面でなく、 第2の基板表面に形成しても、あるいは、その両者に形 成しても同様の結果が得られた。

【0300】(実施例16)第1の単結晶Si基板の表面層をHF溶液中において陽極化成を行った。

【0301】陽極化成条件は以下の通りであった。

[0302]

電流密度:7(mA·cm-2)

陽極化成溶液:HF:H₂ O:C₂ H₅ OH=1:1: 1

時間:11(min)

多孔質Siの厚み:12(μm)

この基板を酸素雰囲気中400℃で1時間酸化した。この酸化により多孔質Siの孔の内壁は熱酸化膜で覆われた。多孔質Si上にCVD (Chemical Vapor Deposition)法により単結晶Siを0.15μmエピタキシャル成長した。成長条件は以下の通りである。

[0303]

ソースガス: SiH_2Cl_2/H_2

ガス流量: 0.5/180 1/min

ガス圧力:80Torr

温度:950℃

成長速度: 0.3 μm/min

さらに、このエピタキシャルSi層表面に熱酸化により 100nmのSiО₂層を形成した。

【0304】SiO $_2$ 層表面から H^+ を100keVで 3×10^{16} cm $^{-2}$ イオン注入した。この投影飛程付近の 陽極化成多孔質Si層の多孔度 (porosity) は大きくなった

【0305】SiO₂ 表面に実施例3と同様のフィルムを貼り付けた後、同様にしてフィルムをウエハから引き

剥がした。

【0306】これによって、多孔度の大きい層(イオン注入の投影飛程付近)の多孔質Siを境にウエハが分離されフィルム側に、 SiO_2 層とエピタキシャル層と多孔質Si層が残った。次いでこれ以降の工程を実施例8と同様に行った。

【0307】そうしたところSi酸化膜上に $0.1\mu m$ の厚みを持った単結晶Si層が形成できた。形成された単結晶Si層の膜厚を面内全面について100点を測定したところ、膜厚の均一性は $101nm\pm3nm$ であった。

【0308】さらに水素中で1100℃で熱処理を1時間施した。表面粗さを原子間力顕微鏡で評価したところ、5μm角の領域での平均2乗粗さはおよび0.2nmで通常市販されているSiウエハと同等であった。

【0309】透過電子顕微鏡による断面観察の結果、Si層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。

【0310】酸化膜は、エピタキシャル層表面でなく、第2の基板表面に形成しても、あるいは、その両者に形成しても同様の結果が得られた。

【0312】(実施例17)図12に示すプロセスにより単結晶シリコン層をポリイミドフィルムに転写(transfer)して太陽電池を形成した例について示す。

【0313】 500μ m厚の単結晶シリコンウエハの表面にBC1 $_3$ を熱拡散源として1200℃の温度でBの熱拡散を行って p^+ 層を形成し、 3μ m程度の拡散層を得た(図12(a))。次にHF溶液中で表1の条件で陽極化成を行い、ウエハ上に多孔質シリコン層を形成した(図12(b))。即ち、最初5mA/cm 2 の低電流で2.5分化成した後、ゆっくりと電流レベルを上げて行き、30秒で30mA/cm 2 に達したところで化成を終えた。

[0314]

【表1】

陽極化成溶液	HF: H ₂ O: C ₂ H ₅ OH=1:1:1
電流密度	$5 \mathrm{mA/c}\mathrm{m}^2 \rightarrow 30 \mathrm{mA/c}\mathrm{m}^2$
化成時間	2. 5min→ (30sec) →0sec

結晶)の膜厚を30μmとした。 【0315】 【表2】

ガス流量比	基板温度	圧力	成長時間
SiH ₂ Cl ₂ /H ₂ = 0. 5/100 (1/min)	1050℃	常圧	30min

このとき、成長中に微量の B_2 H_6 (0.数ppm~数ppm程度)を添加して成長シリコン層を p^- 型にするとともに、成長の終わりで B_2 H_6 の量を増大させて(数百ppm程度) p^+ 層を形成した(図12(c)、(d))。

【0316】厚さ50μmのポリイミドフィルムの片面にスクリーン印刷により銅ペーストを10~30μm厚で塗り、この面を上述のウエハのp*シリコン層面に密着させて貼り合わせた。

【0317】この状態でオーブンに入れて360℃、20分の条件で銅ペーストの焼成を行うとともにポリイミドフィルムとウエハとを固着させた(図12(e))。【0318】固着したポリイミドフィルムとウエハに対して、ウエハの接着していない側の面を真空チャック(図示せず)で固定しておき、ポリイミドフィルムの一方の端から力を作用させ、ポリイミドフィルムの可撓性を利用してウエハのエッジから両者を徐々に引き剥がしてpeelingを行う。このようにしてシリコン層をウエハから剥離してポリイミドフィルム上に転写させた(図12(f))

【0319】シリコンウエハから剥離したシリコン層上

に残っている多孔質層を、弗酸と過酸化水素水および純水との混合液で撹拌しながら選択エッチングした。シリコン層はエッチングされずに残り、多孔質層のみが完全に除去された。

【0320】非多孔質シリコン単結晶では上述のエッチング液に対するエッチング速度は極めて低く、多孔質層のエッチング速度との選択比は 10^5 以上にも達し、非多孔質シリコン層におけるエッチング量(数十 1 発程度)は実用上無視できる膜厚減少である。

【0321】透過電子顕微鏡による断面観察の結果、シリコン層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。

【0322】得られたポリイミドフィルム上のシリコン層の表面を弗酸/硝酸系のエッチング液でエッチングして清浄化を行った後、シリコン層の上に通常のプラズマ CVD装置により、表3に示す条件でn型 μ c-Si 層を200Å堆積させた(図12(g))。この時の μ c-Si 層の暗導電率は \sim 5S/c mであった。

【0323】 【表3】

ガス流量比	基板温度	圧力	放電電力
SiH ₄ /H ₂ = 1 c c/2 0 c c PH ₃ /SiH ₄ = 2. 0×10^{-3}	250℃	0. 5 Torr	2 0 W

最後に μ c-Si層の上にEB (Electron Beam) 蒸着によりITO透明導電膜(82nm)/集電電極(Ti/Pd/Ag(400nm/200nm/1 μ m))を形成して太陽電池とした(図12(h))。

【0324】このようにして得られたポリイミド上薄膜単結晶シリコン太陽電池について、 $AM1.5(100 \text{ mW/cm}^2)$ の光照射下でのI-V特性について測定したところ、セル面積 6cm^2 で開放電圧0.6V、短絡光電流 35mA/cm^2 、曲線因子0.79となり、エネルギー変換効率16.6%を得た。

【0325】また、剥離後のシリコンウエハ上に残存する多孔質層についても上述と同様にしてエッチングにより除去し、平滑な面を出した(図12(i))。こうし

て得られた再生ウエハを用いて上述の工程を繰り返すことにより高品質な半導体層を有する薄膜単結晶太陽電池が複数個得られた。

【0326】(実施例18)本実施例では図12に示すプロセスにより多結晶シリコン層をポリイミドフィルムに転写して太陽電池を形成した例について示す。

【0327】1 mm厚のキャストシリコン (多結晶シリコン) ウエハの表面にBC 1_3 を熱拡散源として1200°Cの温度でBの熱拡散を行って p^+ 層を形成し、 3μ m程度の拡散層を得た(図12(a))。次にHF溶液中で表4の条件で陽極化成を行い、ウエハ上に多孔質シリコン層を形成した(図12(b))。即ち、最初5 m A/c m² の低電流で2.5 分化成した後、急激に電流

レベルを上げて、 $100 \,\mathrm{mA/cm^2}$ で8秒化成して終えた。

【0328】 【表4】

陽極化成溶液	HF: H ₂ O: C ₂ H ₅ OH=1:1:1
電流密度	$5 \mathrm{mA/c}\mathrm{m^2} \rightarrow 100 \mathrm{mA/c}\mathrm{m^2}$
化成時間	2. 5min→8 s e c

多孔質シリコン層表面に通常の熱CVD装置により表5 の形成条件で結晶成長を行いシリコン層(多結晶)の膜 厚を30μmとした。

【 0 3 2 9 】 このとき、成長中に微量の P H₃ (0 . 数 p p m ~ 数 p p m 程度) を添加して成長シリコン層を n

- 型にするとともに、成長の終わりで PH_3 の量を増大させて(数百 $ppm程度)n^+$ 層を形成した(図12 (c)、(d))。

【0330】 【表5】

ガス流量比	基板温度	圧力	成長時間
$S i H_4 / H_2$ = 0. 4/100 (1/min)	1050℃	100 Torr	25min

厚さ 50μ mのポリイミドフィルムの片面にスクリーン 印刷により銀ペーストを $10\sim30\mu$ m厚で塗り、この面を上述のウエハの n^+ シリコン層面に密着させて貼り合わせた。

【0331】この状態でオーブンに入れて360℃、20分の条件で銀ペーストの焼成を行うとともにポリイミドフィルムとウエハとを固着させた(図12(e))。【0332】固着したポリイミドフィルムとウエハに対して、ウエハの接着していない側の面を真空チャック(図示せず)で固定しておき、ポリイミドフィルムの一方の端から力を作用させ、ポリイミドフィルムの可撓性を利用してウエハのエッジから両者を徐々に引き剥がしてpeelingを行う。このようにしてシリコン層をウエハから剥離してポリイミドフィルム上に転写させた(図12(f))。

【0333】シリコンウエハから剥離したシリコン層上 に残っている多孔質層を、弗酸と過酸化水素水および純 水との混合液で撹拌しながら選択エッチングした。シリ コン層はエッチングされずに残り、多孔質層のみが完全 に除去された。

【0334】非多孔質シリコン多結晶では上述のエッチング液に対するエッチング速度は極めて低く、多孔質層のエッチング速度との選択比は10⁵以上にも達し、非多孔質シリコン層におけるエッチング量(数十Å程度)は実用上無視できる膜厚減少である。

【0335】透過電子顕微鏡による断面観察の結果、シリコン層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。

【0336】得られたポリイミドフィルム上のシリコン層の表面を弗酸/硝酸系のエッチング液でエッチングして清浄化を行った後、シリコン層の上に通常のプラズマ CVD装置により、表6に示す条件でp型 μ c-Si層を200Å堆積させた(図12(g))。この時の μ c-Si層の暗導電率は-1 S(シーメンス)/cmであった(シーメンスはオーム(Ω)の逆数)。

[0337]

【表6】

ガス流量比	基板温度	圧力	放電電力
SiH ₄ /H ₂ = 1 c c/2 0 c c B ₂ H ₆ /SiH ₄ = 2. 0×10^{-3}	250℃	0. 5 Torr	2 0 W

最後に μ c-Si層の上にEB蒸着によりITO透明導電膜(82nm)/集電電極(Ti/Pd/Ag(400nm/200nm/1 μ m))を形成して太陽電池と

した(図12(h))。

【0338】このようにして得られたポリイミド上薄膜 多結晶シリコン太陽電池についてAM1.5(100m W/cm^2)の光照射下でのI-V特性について測定したところ、セル面積 $6cm^2$ で開放電圧0.58V、短絡光電流 $33mA/cm^2$ 、曲線因子0.78となり、エネルギー変換効率14.9%を得た。

【0339】また、剥離後のシリコンウエハ上に残存する多孔質層についても上述と同様にしてエッチングにより除去し、平滑な面を出した(図12(i))。こうして得られた再生ウエハを用いて上述の工程を繰り返すことにより高品質な半導体層を有する薄膜多結晶太陽電池が複数個得られた。

【0340】(実施例19)化合物半導体層をポリイミドフィルムに転写して太陽電池を形成した例を示す。

【0341】 500μ m厚の単結晶シリコンウエハの表面にBC1 $_3$ を熱拡散源として1200℃の温度でBの熱拡散を行って p^+ 層を形成し、 3μ m程度の拡散層を得た(図13(a))。次にHF溶液中で表7の条件で陽極化成を行い、ウエハ上に多孔質シリコン層を形成した(図13(b))。即ち、最初1mA/cm 2 および5mA/cm 2 の低電流でそれぞれ2分および2.5分化成した後、ゆっくりと電流レベルを上げて行き、20秒で40mA/cm 2 に達したところで化成を終えた。

[0342]

【表7】

陽極化成溶液	HF: H ₂ O: C ₂ H ₅ OH=1:1:1
電流密度	$1 \mathrm{mA/c}\mathrm{m^2} \rightarrow 5 \mathrm{mA/c}\mathrm{m^2} \rightarrow 4 0 \mathrm{mA/c}\mathrm{m^2}$
化成時間	2min→2. 5min→ (20sec) →0sec

多孔質シリコン層表面を水素雰囲気中で1050で7分間アニールした後、MOCVD(有機金属気相成長)装置により図14に示すタンデム構成のGaAs/A1GaAs層(単結晶)を堆積した(図13(c); なお、図1301306, 1303, 1304は、ここでは図1401403~1413に置き換えたものとなる。)。図14において、1401は結晶基板、1402は多孔質層、1403は n^+GaAs 、1404は $n^+A1_xGa_{1-x}As$ 、1405は $nA1_{0.37}Ga_{0.63}As$ 、1407は $p^+A1_xGa_{1-x}As$ 、1408は $p^-A1_{0.37}Ga_{0.63}As$ 、1407は $p^+A1_xGa_{1-x}As$ 、1408は $p^-A1_{0.37}Ga_{0.63}As$ 、1411は $p^-A1_{0.9}Ga_{0.1}As$ 、1412は p^-GaAs である。

【0343】成長した最表面層のp-GaAs層の上に Pd/AuをEB蒸着により形成した後に、厚さ 50μ m厚のポリイミドフィルムの片面にスクリーン印刷により銅ペーストを $10~30\mu$ m厚で塗り、この面を上述のウエハのGaAs/AlGaAs層側に密着させて貼り合わせた。

【0344】この状態でオーブンに入れて370℃、20分の条件で銅ペーストの焼成を行うとともにポリイミドフィルムとウエハとを固着させた(図13(d))。 【0345】固着したポリイミドフィルムとウエハに対して、ウエハの接着していない側の面に対して真空チャック(図示せず)で固定しておき、ポリイミドフィルムの一方の端から力を作用させ、ポリイミドフィルムの可撓性を利用してウエハのエッジから両者を徐々に引き剥がしてpeelingを行う。このようにして多孔質層のところで破壊させ、GaAs/A1GaAs層をウエハから 剥離してポリイミドフィルム上に転写させた(図13 (e))。

【0346】シリコンウエハから剥離したGaAs/A 1GaAs層上に残っている多孔質層を、エチレンジア ミン+ピロカテコール+純水との混合液で110℃で選 択エッチングした。GaAs/A1GaAs層はエッチ ングされずに残り、多孔質層のみが完全に除去された (図13(f))。

【0347】単結晶GaAsの上述のエッチング液に対するエッチング速度は極めて低く、実用上無視できる膜厚減少である。

【0348】透過電子顕微鏡による断面観察の結果、GaAs/A1GaAs層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。

【0349】得られたポリイミドフィルム上のGaAs /A1GaAs層の最表面層である n^+ GaAs層をグリッド状にエッチングして n^+ $A1_x$ Ga_{1-x} As 層を露出させ、表面電極 (Au/Ge/Ni/Au) をEB 蒸着およびフォトリソグラフィにより、グリッド状の n^+ GaAs層の上のみに形成した後、反射防止膜として TiO_2 /MgOをプラズマCVD法により堆積して太陽電池とした(図13(g))。

【0350】このようにして得られたポリイミドフィルム上薄膜単結晶GaAs/AlGaAs太陽電池について $AM1.5(100mW/cm^2)$ 光照射下でのI-V特性について測定したところ、セル面積 $4cm^2$ で開放電圧2.3V、短絡光電流 $12.8mA/cm^2$ 、曲線因子0.81となり、エネルギー変換効率23.8%を得た。

【0351】また、剥離後のシリコンウエハ上に残存す

る多孔質層については実施例17および実施例18と同様にしてエッチングにより除去し、平滑な面を出した(図13(h))。こうして得られた再生ウエハを用いて上述の工程を繰り返すことにより高品質な半導体層を有する薄膜化合物半導体太陽電池が複数個得られた。

【0352】(実施例20)第1の単結晶Si基板の表面層をHF溶液中において陽極化成を行った。

【0353】陽極化成条件は以下の通りであった。 【0354】

電流密度:7(mA·cm⁻²)

陽極化成溶液: HF: H₂ O: C₂ H₅ OH=1:1:

時間: 11 (min)

多孔質Siの厚み:12(μm)

この基板を酸素雰囲気中400℃で1時間酸化した。この酸化により多孔質Siの孔の内壁は熱酸化膜で覆われた。多孔質Si上にCVD(Chemical Vapor Deposition)法により単結晶Siを0.15μmエピタキシャル成長した。成長条件は以下の通りである。

[0355]

ソースガス: SiH₂ Cl₂ /H₂ ガス流量: O. 5/180 l/min

ガス圧力:80Torr

温度:950℃

成長速度: 0.3 μm/min

さらに、このエピタキシャルSi層表面に熱酸化により 20nmのSiΟ₂層を形成した。なお、この酸化膜は 粘着性のフィルムを貼り付ける場合の保護として設けられる。

【0356】 SiO_2 表面に実施例1と同様にフィルムを貼り付けた後、同様にフィルムをウエハから引き剥がした。

【0357】これによって、多孔質Sieかして剥がれ、フィルム側に、 SiO_2 層とエピタキシャル層と多孔層Sieがウエハから分離された。

【0358】その後、フィルム側に残った多孔質Siを49%弗酸と30%過酸化水素水との混合液で撹はんしながら選択エッチングした。そうすると、単結晶Siはエッチングされずに残り、単結晶Siをエッチ・ストップの材料として、多孔質Siは選択エッチングされ、完全に除去された。

【0359】エッチングにより表出した単結晶Si層表面と表面に200nmの酸化膜を形成したSi基板の表面と貼り合わせた。

【0360】その後フィルムはエッチングで除去することにより第2の基板に 0.1μ mの厚みを持った単結晶 Si層が形成できた。形成された単結晶 Si 層の膜厚を 面内全面について 100点を測定したところ、膜厚の均一性は 101 $nm \pm 3$ nm であった。

【0361】さらに水素中で1100℃-1時間熱処理

を施した。表面粗さを原子間力顕微鏡で評価したところ、5μm角の領域での平均2乗粗さはおよそ0.2nmで通常市販されているSiウエハと同等であった。

【0362】透過電子顕微鏡による断面観察の結果、Si層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。

【0363】同時に第1の基板側に残った多孔質Siもその後、49%弗酸と30%過酸化水素水との混合液で 撹はんしながら選択エッチングする。その後、水素アニール、あるいは表面研磨等の表面処理を施して再び第1の基板あるいは第2の基板として再投入することができた。

【0364】(実施例21)第1の単結晶Si基板の表面から H^+ を40keVで $5×10^{16}$ cm $^{-2}$ イオン注入した。表面の 0.2μ mほどは、単結晶が保たれていた。この場合、表面にあらかじめ SiO_2 層を形成しておいた方がイオン注入による表面荒れを防ぐという観点からはよい。

【0365】表面に実施例3と同様にフィルムを貼り付けた後、同様にフィルムをウエハから引き剥がした。

【0366】これによって、イオン注入層を境にウエハが分離されフィルム側に、 SiO_2 層と単結晶Si層とイオン注入層が残った。

【0367】その後、フィルム側に残ったイオン注入層を49%弗酸と30%過酸化水素水との混合液で撹はんしながら選択エッチングした。そうすると、単結晶Siはエッチングされずに残り、単結晶Siをエッチ・ストップの材料として、イオン注入層は選択エッチングされ、完全に除去された。

【0368】エッチングにより表出した単結晶Si層表面と別に用意した第2の基板の表面と貼り合わせた。第2の基板としては、表面に200nmの酸化膜を形成したSi基板と石英基板の2種類を用意した。

【0369】その後フィルムを剥がすかまたはエッチングで除去することにより第2の基板に 0.2μ mの厚みを持った単結晶Si層が形成できた。形成された単結晶Si 層の膜厚を面内全面について100点を測定したところ、膜厚の均一性は $201nm\pm6nm$ であった。

【0370】さらに水素中で熱処理を施した。Si基板の場合は1100℃-1時間、石英基板の場合は900℃-4時間行った。表面粗さを原子間力顕微鏡で評価したところ、5μm角の領域での平均2乗粗さはおよそ0.2nmで通常市販されているSiウエハと同等であった。

【0371】透過電子顕微鏡による断面観察の結果、S i層には新たな結晶欠陥は導入されておらず、良好な結 晶性が維持されていることが確認された。

【0372】同時に第1の基板側に残ったイオン注入層もその後、49%弗酸と30%過酸化水素水との混合液で撹はんしながら選択エッチングした。その後、水素ア

ニール、あるいは表面研磨等の表面処理を施して再び第 1の基板あるいは第2の基板として再投入することがで きた。

【0373】(実施例22)第1の単結晶Si基板の表面から H^* を20 k e Vで 5×10^{16} c m $^{-2}$ イオン注入した。表面の0.1 μ mほどは、単結晶が保たれていた。この場合、表面にあらかじめ SiO_2 層を形成しておいた方がイオン注入による表面荒れを防ぐという観点からはよい。

【0374】表面の保護 SiO_2 層を剥離した後、単結晶SiLcCVD (Chemical VaporDeposition) 法により単結晶 $SiEO.3\mu$ mエピタキシャル成長した。成長条件は以下の通りである。

[0375]

ソースガス: SiH, C1, /H,

ガス流量: 0.5/180 1/min

ガス圧力:80Torr

温度:950℃

成長速度: 0.3 μm/min

さらに、このエピタキシャルSi層表面に熱酸化により 20nmのSiΟ₂層を形成した。なお、この酸化膜は 粘着性のフィルムを貼り付ける場合の保護として設けられる

【0376】表面に実施例3と同様にフィルムを貼り付けた後、実施例3と同様にフィルムをウエハから引き剥がした。

【0377】これによって、イオン注入層を境にウエハが分離されフィルム側に、 SiO_2 層と単結晶Si層とイオン注入層が残った。

【0378】その後、フィルム側に残ったイオン注入層を49%弗酸と30%過酸化水素水との混合液で撹はんしながら選択エッチングした。そうすると、単結晶Siはエッチングされずに残り、単結晶Siをエッチ・ストップの材料として、イオン注入層は選択エッチングされ、完全に除去された。

【0379】エッチングにより表出した単結晶Si層表面と別に用意した石英基板の表面と貼り合わせた。

【0380】その後フィルムをエッチングで除去することにより石英基板に 0.2μ mの厚みを持った単結晶Si層が形成できた。形成された単結晶Si層の膜厚を面内全面について100点を測定したところ、膜厚の均一性は201nm±6nmであった。

【0381】さらに水素中で熱処理を900℃-4時間施した。表面粗さを原子間力顕微鏡で評価したところ、5μm角の領域での平均2乗粗さはおよそ0.2nmで通常市販されているSiウエハと同等であった。

【0382】透過電子顕微鏡による断面観察の結果、Si層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。

【0383】同時に第1の基板側に残ったイオン注入層

もその後、49% 弗酸と30% 過酸化水素水との混合液 で撹はんしながら選択エッチングした。その後、水素アニール、あるいは表面研磨等の表面処理を施して再び第 1の基板あるいは第2の基板として再投入することがで きた。

【0384】(実施例23)第1の単結晶Si基板上に CVD (Chemical Vapor Deposition)法により単結晶 Siを0.3μmエピタキシャル成長した。成長条件は 以下の通りである。

[0385]

ソースガス:SiH₂ Cl₂ /H₂ ガス流量:0.5/180 l/min

ガス圧力:80Torr

温度:950℃

成長速度: 0.3 μm/min

エピタキシャルSi層の表面から H^+ を40keVで5 $\times 10^{16}$ c m^{-2} イオン注入した。表面の0.2 μ mほどは、単結晶が保たれていた。この場合、表面にあらかじめSi〇 $_2$ 層を形成しておいた方がイオン注入による表面荒れを防ぐという観点からはよい。

【0386】さらに、このエピタキシャルSi層表面に 熱酸化により $20nmのSiO_2$ 層を形成した。なお、 この酸化膜は粘着性のフィルムを貼り付ける場合の保護 として設けられる。

【0387】S i O_2 表面に実施例3と同様にフィルムを貼り付けた後、実施例3と同様にフィルムをウエハから引き剥がした。

【0388】これによって、イオン注入層を境にウエハが分離されフィルム側に、SiO₂層と単結晶Si層とイオン注入層が残った。次いでこれ以降の工程を実施例22と同様に行った。

【0389】こうして得られた基板の表面粗さを原子間 力顕微鏡で評価したところ、5μm角の領域での平均2 乗粗さはおよそ0.2nmで通常市販されているSiウ エハと同等であった。

【0390】透過電子顕微鏡による断面観察の結果、Si層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。

【0391】同時に第1の基板側に残ったイオン注入層もその後、49%弗酸と30%過酸化水素水との混合液で撹はんしながら選択エッチングした。その後、水素アニール、あるいは表面研磨等の表面処理を施して再び第1の基板あるいは第2の基板として再投入することができた。

【0392】(実施例24)第1の単結晶S i 基板の表面から H^+ を40 k e Vで 5×10^{16} c m $^{-2}$ イオン注入した。表面の 0.2μ mほどは、単結晶が保たれていた。この場合、表面にあらかじめS i O_2 層を形成しておいた方がイオン注入による表面荒れを防ぐという観点からはよい。

【0393】表面に実施例3と同様にフィルムを貼り付けた後、同様にフィルムをウエハから引き剥がした。

【0394】これによって、イオン注入層を境にウエハが分離されフィルム側に、 SiO_2 層と単結晶Si層とイオン注入層がウエハから分離された。

【0395】その後、フィルム側に残ったイオン注入層を49%弗酸と30%過酸化水素水との混合液で撹はんしながら選択エッチングした。そうすると、単結晶Siはエッチングされずに残り、単結晶Siをエッチ・ストップの材料として、イオン注入層は選択エッチングされ、完全に除去された。

【0396】フィルムを上記多層膜から剥がした後、表出した SiO_2 層表面と別に用意したSi基板(第2の基板)の表面とを貼り合わせた。

【0397】これにより、 $Si酸化膜上に<math>0.2\mu$ mの厚みを持った単結晶Si層が形成できた。形成された単結晶Si層の膜厚を面内全面について100点を測定したところ、膜厚の均一性は $201nm\pm6nm$ であった。

【0398】さらに水素中で1100℃で熱処理を1時間施した。表面粗さを原子間力顕微鏡で評価したところ、5μm角の領域での平均2乗粗さはおよそ0.2nmで通常市販されているSiウエハと同等であった。

【0399】透過電子顕微鏡による断面観察の結果、Si層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。

【0400】酸化膜は、第1基板の表面でなく、第2の 基板表面に形成しても、あるいは、その両者に形成して も同様の結果が得られた。

【0401】また、第1の基板側に残ったイオン注入層もその後、49%弗酸と30%過酸化水素水との混合液で撹はんしながら選択エッチングした。その後、水素アニール、あるいは表面研磨等の表面処理を施して再び第1の基板あるいは第2の基板として再投入することができた。

【0402】(実施例25)第1の単結晶Si基板の表面から H^* を20keVで $5×10^{16}$ cm $^{-2}$ イオン注入した。表面の0.1 μ mほどは、単結晶が保たれていた。この場合、表面にあらかじめ SiO_2 層を形成しておいた方がイオン注入による表面荒れを防ぐという観点からはよい。

【 0 4 0 3 】表面の保護S i O₂ 層を剥離した後、単結晶S i 上にC V D (Chemical VaporDeposition) 法により単結晶S i を O . 3 μ m エピタキシャル成長した。成長条件は以下の通りである。

[0404]

ソースガス: SiH₂ Cl₂ /H₂ ガス流量: O. 5/180 l/min

ガス圧力:80Torr

温度:950℃

成長速度: 0.3 μm/min

さらに、このエピタキシャルSi 層表面に熱酸化により 200nmのSi O_2 層を形成した。

【0405】表面に実施例2で使用したフィルムを貼り付けた後、同様にフィルムをウエハから引き剥がした。

【0406】これによって、イオン注入層を境にウエハが分離されフィルム側に、 SiO_2 層と単結晶Si層とイオン注入層が残った。次に、これ以降の工程を実施例 24と同様に行った。

【0407】そうしたところ、Si酸化膜上に 0.2μ mの厚みを持った単結晶Si層が形成できた。形成された単結晶Si層の膜厚を面内全面について100点を測定したところ、膜厚の均一性は201nm ±6 nmであった。

【0408】透過電子顕微鏡による断面観察の結果、Si層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。

【 0409】 (実施例26)第1の単結晶Si基板上に CVD (Chemical Vapor Deposition)法により単結晶 Siを0.3μmエピタキシャル成長した。成長条件は 以下の通りである。

[0410]

ソースガス: SiH_2CI_2/H_2

ガス流量: 0.5/180 l/min

ガス圧力:80Torr

温度:950℃

成長速度: 0.3 μm/min

エピタキシャルSi層の表面から H^+ を40keVで5 $\times 10^{16}$ cm $^-$ 2イオン注入した。表面の0.2μmほどは、単結晶が保たれていた。この場合、表面にあらかじめ SiO_2 層を形成しておいた方がイオン注入による表面荒れを防ぐという観点からはよい。

【0411】さらに、このエピタキシャルSi層表面に 熱酸化により200nmのSiO₂層を形成した。

【0412】表面に実施例2と同様にフィルムを貼り付けた後、同様にフィルムをウエハから引き剥がした。

【0413】これによって、イオン注入層を境にウエハが分離されフィルム側に、SiO₂層と単結晶Si層とイオン注入層が残った。次にこれ以降の工程を実施例24と同様に行った。

【0414】これにより、Si酸化膜上に0.2μmの 厚みを持った単結晶Si層が形成できた。形成された単 結晶Si層の膜厚を面内全面について100点を測定し たところ、膜厚の均一性は201nm±6nmであっ た。

【0415】さらに水素中で1100℃で熱処理を1時間施した。表面粗さを原子間力顕微鏡で評価したところ、5μm角の領域での平均2乗粗さはおよそ0.2nmで通常市販されているSiウエハと同等であった。

【0416】透過電子顕微鏡による断面観察の結果、S

i層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。

【0417】(実施例27)本実施例では図15に示すプロセスにより単結晶シリコン層をテフゼルフィルム (デュポン社製 透明フィルム)に転写して太陽電池を形成した例を示す。

【0418】 500μ m厚の単結晶シリコンウエハの表面にBC1 $_3$ を熱拡散源として1200℃の温度でBの熱拡散を行って p^+ 層を形成し、 3μ m程度の拡散層を

得た(図15(a))。次にHF溶液中で表8の条件で 陽極化成を行い、ウエハ上に多孔質シリコン層を形成し た(図15(b))。即ち、最初 $5\,mA/c\,m^2$ の低電 流で2.5分化成した後、ゆっくりと電流レベルを上げ て行き、 $3\,0$ 秒で $3\,0\,mA/c\,m^2$ に達したところで化 成を終えた。

[0419]

【表8】

陽極化成溶液	HF: H ₂ O: C ₂ H ₅ OH=1:1:1
電流密度	$5 \mathrm{mA/c}\mathrm{m}^2 \rightarrow 30 \mathrm{mA/c}\mathrm{m}^3$
化成時間	2. 5min→ (30 sec) →0 sec

多孔質シリコン層表面に通常の熱CVD装置により表9の形成条件でエピタキシャル成長を行いシリコン層(単結晶)の膜厚を30μmとした。

[0420]

【表9】

ガス流量比	基板温度	圧力	成長時間
Si H ₂ C 1 ₂ /H ₂ = 0. 5/100 (1/min)	1050℃	常圧	30min

このとき、成長の初期に数百 $ppm程度のB_2H_6$ を添加して p^+ 層を $1\mu m$ 形成した後、続けて B_2H_6 の量を0.数ppm~数ppm程度として成長シリコン層を p^- 型にするとともに、さらに成長の終わりで B_2H_6 に代えて PH_3 を数百 $ppm程度添加して<math>n^+$ 層を0.2 μm 形成して接合を形成した(図15(c))。

【0421】成長終了後に n^+ 層の上にEB(Electron Beam) 蒸着によりITO透明導電膜(82nm)/集電電極($Ti/Pd/Ag(400nm/200nm/1\mu m$))を形成して予め太陽電池構造を作製した後(図15(d))、厚さ $80\mu m$ のテフゼルフィルムの片面に透明の接着剤を $10\sim30\mu m$ 厚で塗り、この面を上述のウエハの透明導電膜/集電電極面に密着させて貼り合わせた(図15(e))。

【0422】充分接着剤が硬化したところで、固着したテフゼルフィルムとウエハに対して、ウエハの接着していない側の面を真空チャック(図示せず)で固定しておき、テフゼルフィルムの一方の端から力を作用させ、テフゼルフィルムの可撓性を利用してウエハのエッジから両者を徐々に引き剥がしてpeelingを行う。このようにしてシリコン層をウエハから剥離してテフゼルフィルム上に転写させた(図15(f))。

【0423】シリコンウエハから剥離したシリコン層上 に残っている多孔質層を、弗酸と過酸化水素水および純 水との混合液で撹拌しながら選択エッチングした。シリコン層はエッチングされずに残り、多孔質層のみが完全に除去された。

【0424】得られたテフゼルフィルム上のシリコン層の裏面にスパッタ法により $A1を0.1\mu$ m付けて裏面電極とした(図15(g))。

【0425】このようにして得られたテフゼル上薄膜単結晶シリコン太陽電池について、テフゼルフィルム側からAM1.5($100\,\mathrm{mW/c\,m^2}$)光照射したときの I-V特性について測定したところ、セル面積 $6\,\mathrm{c\,m^2}$ で開放電圧 $0.59\,\mathrm{V}$ 、短絡光電流 $34\,\mathrm{m\,A/c\,m^2}$ 、曲線因子0.79となり、エネルギー変換効率 $15.8\,\mathrm{We}$

【 0 4 2 6 】また、剥離後のシリコンウエハ上に残存する多孔質層についても上述と同様にしてエッチングにより除去し、平滑な面を出した(図 1 5 (h))。こうして得られた再生ウエハを用いて上述の工程を繰り返すことにより高品質な半導体層を有する薄膜単結晶太陽電池が複数個得られた。

【0427】(実施例28)本実施例では図16に示すプロセスにより単結晶シリコン層を一旦樹脂フィルムに転写した後、再度シリコン層を第2の基体上に転写して太陽電池を形成する例について示す。

【0428】500µm厚の単結晶シリコンウエハの表

面にBC1₃ を熱拡散源として1200 Cの温度でBの熱拡散を行って p^+ 層を形成し、 3μ m程度の拡散層を得た(図16(a))。次にHF溶液中で表10の条件で陽極化成を行い、ウエハ上に多孔質シリコン層を形成した(図16(b))。即ち、最初 $5mA/cm^2$ の低

電流で2.5分化成した後、ゆっくりと電流レベルを上げて行き、30秒で30 m A / c m 2 に達したところで化成を終えた。

【0429】 【表10】

陽極化成溶液	$HF: H_2 O: C_2 H_5 OH=1:1:1$
電流密度	$5 \mathrm{mA/c}\mathrm{m}^2 \rightarrow 30 \mathrm{mA/c}\mathrm{m}^2$
化成時間	2. 5min→ (30 sec) →0 sec

多孔質シリコン層表面に通常の熱CVD装置により表1 1の形成条件でエピタキシャル成長を行いシリコン層 (単結晶)の膜厚を40μmとした。 【0430】 【表11】

ガス流量比	基板温度	圧力	成長時間
S i H2 C 12/H2 = 0. 5/100 (1/m i n)	1050℃	常圧	40min

このとき、成長の初期に数百 $ppm程度のB_2H_6$ を添加して p^+ 層を 1μ m形成した後、続けて B_2H_6 の量を0.数ppm~数ppm程度として成長シリコン層を p^- 型にするとともに、さらに成長の終わりで B_2H_6 に代えて PH_3 を数百ppm程度添加して n^+ 層を0. 2μ m形成して接合を形成した(図16(c))。

【0431】厚さ90μmのUV硬化型粘着フィルムの 粘着面を、上述のウエハのn+層に密着させて貼り合わ せた(図16(d))。

【0432】固着した粘着フィルムとウエハに対して、ウエハの接着していない側の面を真空チャック(図示せず)で固定しておき、粘着フィルムの一方の端から力を作用させ、粘着フィルムの可撓性を利用してウエハのエッジから両者を徐々に引き剥がしてpeelingを行う。このようにしてシリコン層をウエハから剥離して粘着フィルム上に転写させた(図16(e))。

【0433】シリコンウエハから剥離したシリコン層上に残っている多孔質層を、弗酸と過酸化水素水および純水との混合液で撹拌しながら選択エッチングした。シリコン層はエッチングされずに残り、多孔質層のみが完全に除去された。

【0434】得られた粘着フィルム上のシリコン層の裏面にスパッタ法によりAgを 0.1μ m付けて裏面電極とした(図16(f))。錫/鉛半田を盛ったSUS製のバッキングプレートを上述のシリコン層の裏面電極面に接触させて、この状態で熱を加えて半田を溶かしてバッキングプレートとシリコン層を固着させた(図16(g))。

【 0435 】最後にシリコン層の表面に付いている粘着フィルムに紫外線を照射して粘着性を低くしてシリコン層から剥がした後、 n^+ 層の上にEB (Electron Beam) 蒸着により ITO透明導電膜(<math>82nm)/集電電極 ($Ti/Pd/Ag(400nm/200nm/1\mum$))を形成した(図 16(h))。

【 0436】このようにして2回転写により得られた薄膜単結晶シリコン太陽電池について、 $AM1.5(100mW/cm^2)$ 光照射下のI-V特性について測定したところ、セル面積 $6cm^2$ で開放電圧0.6V、短絡光電流 $34mA/cm^2$ 、曲線因子0.78となり、エネルギー変換効率15.9%を得た。

【0437】また、剥離後のシリコンウエハ上に残存する多孔質層についても上述と同様にしてエッチングにより除去し、平滑な面を出した(図16(i))。こうして得られた再生ウエハを用いて上述の工程を繰り返すことにより高品質な半導体層を有する薄膜単結晶太陽電池が複数個得られた。

【0438】(実施例29)本実施例では図12に示すプロセスにより金属級シリコン基板上に形成したシリコン層をポリイミドフィルムに転写して太陽電池を形成した例を示す。

【0439】なお、金属級シリコンとは不純物濃度が1 ppm~2%程度の範囲含まれるシリコンをいう。

【0440】純度98%の金属級シリコンを原料として CZ(Czochralski)法によりインゴットを引き上げ、 0.5mm厚のウエハ状にスライスし、表面を鏡面研磨 して金属級シリコン基板を作製した。作製した金属級シ リコン基板の表面付近の元素分析を行ったところ、表1 2の結果を得た。

[0441]

【表12】

不純物	金属級Si基板	
В	8 p p m	
A l	2 p p m <5 p p m	
Νi		
Fе	1 p p m	
Сr	0. 6 p p m	
Мn	<0. 2 p p m	
Тi	<1 p p m	

であり、比抵抗は $0.05\Omega \cdot cm(p型)$ であった(図12(a))。

【0442】次にHF溶液中で表13の条件で陽極化成を行い、金属級シリコン上に多孔質シリコン層を形成した(図12(b))。即ち、最初 $2mA/cm^2$ の低電流で2分化成した後、ゆっくりと電流レベルを上げて行き、1分で $25mA/cm^2$ に達し、さらにこの電流レベルで6秒保持したところで化成を終えた。

[0443]

【表13】

また、金属級シリコン基板の結晶粒径は数mm~数cm

陽極化成溶液	HF: H ₂ O: C ₂ H ₅ OH=1:1:1	
電流密度	$2\mathrm{mA/cm^2} \rightarrow 25\mathrm{mA/cm^2}$	
化成時間	2min→ (1min) →6 s e c	

多孔質シリコン層表面に通常の熱CVD装置により表1 4の形成条件で結晶成長を行いシリコン層(多結晶)の 膜厚を30μmとした。

【0444】このとき、成長中に微量の B_2H_6 (0. 数ppm~数ppm程度)を添加して成長シリコン層を p^- 型にするとともに、成長の終わりで B_2H_6 の量を増大させて(数百ppm程度) p^+ 層を形成した(図12(c)、(d))。

[0445]

【表14】

ガス流量比	基板温度	圧力	成長時間
$\begin{array}{c} S i H_4 / H_2 \\ = 0. \ 4 / 1 \ 0 \ 0 \\ (1 / m \ i \ n) \end{array}$	1050℃	100 Torr	25min

厚さ 50μ mのポリイミドフィルムの片面にスクリーン 印刷により銅ペーストを $10\sim30\mu$ m厚で塗り、この面を上述の金属級シリコン基板の p^+ シリコン層面に密着させて貼り合わせた。

【0446】この状態でオーブンに入れて360℃、20分の条件で銅ペーストの焼成を行うとともにポリイミドフィルムとウエハとを固着させた(図12(e))。【0447】固着したポリイミドフィルムとウエハに対して、ウエハの接着していない側の面を真空チャック(図示せず)で固定しておき、ポリイミドフィルムの一方の端から力を作用させ、ポリイミドフィルムの可撓性を利用してウエハのエッジから両者を徐々に引き剥がしてpeelingを行う。このようにしてシリコン層を金属級シリコン基板から剥離してポリイミドフィルム上に転写させた(図12(f))。

【0448】金属級シリコン基板から剥離したシリコン層上に残っている多孔質層を、弗酸と過酸化水素水および純水との混合液で撹拌しながら選択エッチングした。シリコン層はエッチングされずに残り、多孔質層のみが完全に除去された。

【0449】透過電子顕微鏡による断面観察の結果、シリコン層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。

【0450】得られたポリイミドフィルム上のシリコン層の表面を弗酸/硝酸系のエッチング液でエッチングして清浄化を行った後、シリコン層の上に通常のプラズマCVD装置により、前述した表3に示す条件でn型μcーSi層を200Å堆積させた(図12(g))。

【0451】最後にμc-Si層の上にEB蒸着により ITO透明導電膜(82nm)/集電電極(Ti/Pd $/Ag(400nm/200nm/1\mu m))$ を形成して太陽電池とした(図12(h))。

【 0452】このようにして得られたポリイミド上薄膜 多結晶シリコン太陽電池についてAM1.5(100m W/ cm^2)光照射下でのI-V特性について測定したところ、セル面積 $6cm^2$ で開放電圧0.57V、短絡光電流 $32mA/cm^2$ 、曲線因子0.77となり、エネルギー変換効率14%を得た。

【0453】また、剥離後のシリコンウエハ上に残存する多孔質層についても上述と同様にしてエッチングにより除去し、平滑な面を出した(図12(i))。こうして得られた再生ウエハを用いて上述の工程を繰り返すことにより高品質な半導体層を有する薄膜多結晶太陽電池が複数個得られた。

【0454】(実施例30)第1の単結晶Si基板の表面層をHF溶液中において陽極化成を行った。

【0455】陽極化成条件は以下の通りであった。

[0456]

電流密度:7(mA·cm⁻²)

陽極化成溶液:HF:H₂ 〇:C₂ H₅ 〇H=1:1: 1

時間: 4 (min)

多孔質Siの厚み:4.5(μm)

さらに、

電流密度:30 (mA·cm-2)

陽極化成溶液: HF: H₂O: C₂H₅OH=1:1: 1

時間:1(min)

多孔質Siの厚み:~4(μm)

この陽極化成により、 $30 (mA \cdot cm^{-2})$ による多孔質Si 層の多孔度 (porosity) は大きくなり、構造的に脆弱な層が形成された。

【0457】この基板を酸素雰囲気中400℃で1時間酸化した。この酸化により多孔質Siの孔の内壁は熱酸化膜で覆われた。

【0458】この熱処理は、あらかじめ低い温度で熱処理を行い孔の側壁に薄い酸化膜(多孔質層としての単結晶性は維持されている)を形成して孔の再配列を防止し、多孔質層の構造を安定化させるためのものである。

【0459】次いで、この基板の多孔質層が形成された側の最表面を1.25%のHF溶液に浸して最表面に形成された薄い酸化膜を除去した。こうして得られた基板に今度は、 H_2 を2301/min流しながら1050℃、<math>760Torro条件で1分間の熱処理を施すと共に、さらに SiH_4 を50sccm添加した条件で5分間の熱処理を施した。

【0460】これは、シリコン原子を含有する原料ガスを微量、成膜チャンバー内に流すことで非常にゆっくりとした速度でシリコン膜を形成し、多孔質シリコン層の孔の最表面を閉塞させるためのものである。

【0461】次いで、多孔質Si上にCVD (Chemical Vapor Deposition) 法により単結晶Siを0.3μm エピタキシャル成長した。成長条件は以下の通りである。

[0462]

 $Y-\lambda J\lambda : SiH_2CI_2/H_2$

ガス流量: 0.5/180 l/min

ガス圧力:80Torr

温度:950℃

成長速度: 0.3 μm/min

さらに、このエピタキシャルSi層表面に熱酸化により 200nmのSiO₂層を形成した。

【0463】SiO₂ 表面に実施例8と同様にフィルムを貼り付けた後、フィルムをウエハから引き剥がした。

【0464】これによって、下層の脆弱な多孔質Sie境にウエハが分離されフィルム側に、 SiO_2 層とエピタキシャル層と多孔質Sieが残った。

【0465】次いでこれ以降の工程は、実施例8と同様に行った。

【0466】これにより、 $Si酸化膜上に<math>0.2\mu m$ の厚みを持った単結晶Si層が形成できた。形成された単結晶Si層の膜厚を面内全面について100点を測定したところ、膜厚の均一性は $201nm\pm6nm$ であった

【0467】さらに水素中で1100℃で熱処理を1時間施した。表面粗さを原子間力顕微鏡で評価したところ、5μm角の領域での平均2乗粗さはおよそ0.2nmで通常市販されているSiウエハと同等であった。

【0468】透過電子顕微鏡による断面観察の結果、S i層には新たな結晶欠陥は導入されておらず、良好な結 晶性が維持されていることが確認された。

[0469]

【発明の効果】以上説明したように、本発明によれば、非多孔質半導体層を分離した第1の基板に残留する多孔質層を除去することにより得られる基板を、再度第1の基板の原材料として利用することができる。この基板の再利用については、多孔質半導体層を有して構成される基板について、多孔質層を基板から分離する態様の場合にも、同様に残留する多孔質層を除去することにより得られる基板を、再度基板の原材料として利用することができる。

【0470】本発明の半導体部材の製造方法においては、多孔質半導体層の有する脆弱性を利用して基板を分離できる。更に本発明においては、フィルムを基板に貼りつけ、フィルムを基板から剥がす方向の力をフィルムに加えることにより、基板を多孔質層において分離できる。この場合、フィルムを基板のエッジから徐々に引き剥がすと、引き剥がす力が、フィルムの引き剥がし部先端に中心的にかかるため基板の分離が容易なものとなる。

【 0 4 7 1 】 従来のウエハ同士を貼り合わせたものを単純に機械的に分離する手法においては、ウエハが割れてしまうことがあったが、本発明の方法では、ウエハ割れはほとんど皆無となる。

【0472】また本発明によれば、単に多孔質層の脆弱性を利用して分離を行うため、熱処理による気泡の凝集等の複雑な物理現象を考慮に入れ最適化する必要はなく、いたって単純な方法でかつ効果的な方法で基板を分割することが可能になる。

【0473】また、本発明によれば、基板を分離して、フィルム上に前記基板を構成した一部の層を移設(tran sfer)できるため、種々の用途に適用した応用が可能となる。

【 0 4 7 4 】本発明の半導体部材の製造方法によれば、 基板を再生して繰り返し使用することで材料の有効利用 化が図られ、その結果、安価なSOI基板、太陽電池等 の半導体部材を提供することができる。

【図面の簡単な説明】

【図1】本発明の方法を説明するための模式的断面図である。

【図2】本発明の方法を説明するための模式的断面図である。

【図3】本発明の方法を説明するための模式的断面図で ある

【図4】本発明の方法を説明するための模式的断面図で ある

【図5】本発明の方法を説明するための模式的断面図である。

【図6】本発明の方法を説明するための模式的断面図である。

【図7】本発明の方法を説明するための模式的断面図である。

【図8】本発明の方法を説明するための模式的断面図で ある。

【図9】本発明の方法を説明するための模式的断面図で ある

【図10】本発明の方法を説明するための模式的断面図である。

【図11】本発明の方法を太陽電池の製造方法に適用して得られる太陽電池の構造を示した概略断面図である。

【図12】本発明の方法を太陽電池の製造方法に適用する場合の説明図である。

【図13】本発明の方法を太陽電池の製造方法に適用する場合の説明図である。

【図14】図13で説明した方法によって多孔質層上に 形成されたGaAs/AlGaAs薄膜太陽電池の構造 を示した概略断面図である。

【図15】本発明を太陽電池の製造方法に適用した場合の説明図である。

【図16】本発明を太陽電池の製造方法に適用した場合

の説明図である。

【図17】従来の方法を説明する為の説明図である。

【図18】従来の方法を説明する為の説明図である。 【符号の説明】

101, 201, 301, 401, 501, 601, 7 01, 801 Si基板

102, 202, 402, 802, 803 多孔質層

103, 204, 304, 405, 505, 606, 7 05, 808, 809薄膜フィルム

203,303,403,503,603,604,7 02,804,805非多孔質層(非多孔質薄膜)

302,502,602,704 イオン注入層

404,504,605,703,806,807 絶縁層

406,506,607,706,810,811 第 2の基板

1201, 1301, 1401, 1501, 1601 結晶基板

1202, 1202a, 1202b, 1302, 130 2a, 1302b, 1402, 1502, 1502a, 1502b, 1602, 1602a, 1602b 多孔 質層

1103, 1203, 1303, 1503, 1603 活性層

1104, 1204, 1304, 1504, 1604 p⁺ 層(またはn⁺ 層)

1106, 1206, 1306, 1506, 1606 n⁺ 層(またはp⁺ 層)

1107, 1207, 1307, 1508, 1611 反射防止層(透明導電層)

1108, 1208, 1308, 1509, 1612 集電電極

1109, 1209, 1309, 1510, 1608 裏面電極

1403 n^+ GaAs

1404 n^+ Al_x Ga_{1-x} As

 $1405 \text{ n} \text{ Al}_{0.37}\text{Ga}_{0.63}\text{As}$

1406 p $Al_{0.37}Ga_{0.63}As$

1407 p⁺ Al_x Ga_{1-x} As

 $1408 \text{ p} Al_{0.37}Ga_{0.63}As$

1409 n + Al_x Ga_{1-x} As

 $1410 \text{ n } Al_{0.37}Ga_{0.63}As$

 $1411 \, n^+ \, A1_{0.9} \, Ga_{0.1} \, As$

1412 nGaAs


1413 pGaAs

1506 透明フィルム

1507 接着層

1606 UV硬化型フィルム


1607 粘着層





1404

1401

minimum










(a) -801 **803** 807 805 809 (b) 608 806 802 801 ₇807 809 (c) 802) -804 806 802 810 -803 -805 -807 ⁽803 811 (d) -804 - 806 -810 100 805 807 811


【図10】



【図15】







フロントページの続き

(51)Int.C1.6 識別記号

FΙ

HO1L 31/04 X

(72)発明者 米原 隆夫

東京都大田区下丸子3丁目30番2号 キヤ

ノン株式会社内